← Back to branch summary

~ubuntu-branches/ubuntu/raring/avr-libc/raring-proposed

« back to all changes in this revision

Viewing changes to include/avr/iomx8p.h

  • Committer: Bazaar Package Importer
  • Author(s): Hakan Ardo
  • Date: 2007-12-29 16:20:03 UTC
  • mto: This revision was merged to the branch mainline in revision 7.
  • Revision ID: james.westby@ubuntu.com-20071229162003-xx0w1lyakuvfwrhm
Tags: upstream-1.4.7
Import upstream version 1.4.7

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/avr/iomx8p.h
 
1
/* Copyright (c) 2004,2005, Theodore A. Roth
 
2
   Copyright (c) 2007 Anatoly Sokolov
 
3
   All rights reserved.
 
4
 
 
5
   Redistribution and use in source and binary forms, with or without
 
6
   modification, are permitted provided that the following conditions are met:
 
7
 
 
8
   * Redistributions of source code must retain the above copyright
 
9
     notice, this list of conditions and the following disclaimer.
 
10
 
 
11
   * Redistributions in binary form must reproduce the above copyright
 
12
     notice, this list of conditions and the following disclaimer in
 
13
     the documentation and/or other materials provided with the
 
14
     distribution.
 
15
 
 
16
   * Neither the name of the copyright holders nor the names of
 
17
     contributors may be used to endorse or promote products derived
 
18
     from this software without specific prior written permission.
 
19
 
 
20
  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
 
21
  AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
 
22
  IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
 
23
  ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
 
24
  LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
 
25
  CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
 
26
  SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
 
27
  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
 
28
  CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
 
29
  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
 
30
  POSSIBILITY OF SUCH DAMAGE. */
 
31
 
 
32
/* $Id: iomx8p.h,v 1.1.2.2 2007/10/25 12:24:32 aesok Exp $ */
 
33
 
 
34
/* avr/iomx8p.h - definitions for ATmega48P, ATmega88P, ATmega168P and ATmega238P */
 
35
 
 
36
#ifndef _AVR_IOMX8P_H_
 
37
#define _AVR_IOMX8P_H_ 1
 
38
 
 
39
/* This file should only be included from <avr/io.h>, never directly. */
 
40
 
 
41
#ifndef _AVR_IO_H_
 
42
#  error "Include <avr/io.h> instead of this file."
 
43
#endif
 
44
 
 
45
#ifndef _AVR_IOXXX_H_
 
46
#  define _AVR_IOXXX_H_ "iomx8p.h"
 
47
#else
 
48
#  error "Attempt to include more than one <avr/ioXXX.h> file."
 
49
#endif 
 
50
 
 
51
/* I/O registers */
 
52
 
 
53
/* Port B */
 
54
 
 
55
#define PINB    _SFR_IO8 (0x03)
 
56
/* PINB */
 
57
#define PINB7   7
 
58
#define PINB6   6
 
59
#define PINB5   5
 
60
#define PINB4   4
 
61
#define PINB3   3
 
62
#define PINB2   2
 
63
#define PINB1   1
 
64
#define PINB0   0
 
65
 
 
66
#define DDRB    _SFR_IO8 (0x04)
 
67
/* DDRB */
 
68
#define DDB7    7
 
69
#define DDB6    6
 
70
#define DDB5    5
 
71
#define DDB4    4
 
72
#define DDB3    3
 
73
#define DDB2    2
 
74
#define DDB1    1
 
75
#define DDB0    0
 
76
 
 
77
#define PORTB   _SFR_IO8 (0x05)
 
78
/* PORTB */
 
79
#define PB7     7
 
80
#define PB6     6
 
81
#define PB5     5
 
82
#define PB4     4
 
83
#define PB3     3
 
84
#define PB2     2
 
85
#define PB1     1
 
86
#define PB0     0
 
87
 
 
88
/* Port C */
 
89
 
 
90
#define PINC    _SFR_IO8 (0x06)
 
91
/* PINC */
 
92
#define PINC6   6
 
93
#define PINC5   5
 
94
#define PINC4   4
 
95
#define PINC3   3
 
96
#define PINC2   2
 
97
#define PINC1   1
 
98
#define PINC0   0
 
99
 
 
100
#define DDRC    _SFR_IO8 (0x07)
 
101
/* DDRC */
 
102
#define DDC6    6
 
103
#define DDC5    5
 
104
#define DDC4    4
 
105
#define DDC3    3
 
106
#define DDC2    2
 
107
#define DDC1    1
 
108
#define DDC0    0
 
109
 
 
110
#define PORTC   _SFR_IO8 (0x08)
 
111
/* PORTC */
 
112
#define PC6     6
 
113
#define PC5     5
 
114
#define PC4     4
 
115
#define PC3     3
 
116
#define PC2     2
 
117
#define PC1     1
 
118
#define PC0     0
 
119
 
 
120
/* Port D */
 
121
 
 
122
#define PIND    _SFR_IO8 (0x09)
 
123
/* PIND */
 
124
#define PIND7   7
 
125
#define PIND6   6
 
126
#define PIND5   5
 
127
#define PIND4   4
 
128
#define PIND3   3
 
129
#define PIND2   2
 
130
#define PIND1   1
 
131
#define PIND0   0
 
132
 
 
133
#define DDRD    _SFR_IO8 (0x0A)
 
134
/* DDRD */
 
135
#define DDD7    7
 
136
#define DDD6    6
 
137
#define DDD5    5
 
138
#define DDD4    4
 
139
#define DDD3    3
 
140
#define DDD2    2
 
141
#define DDD1    1
 
142
#define DDD0    0
 
143
 
 
144
#define PORTD   _SFR_IO8 (0x0B)
 
145
/* PORTD */
 
146
#define PD7     7
 
147
#define PD6     6
 
148
#define PD5     5
 
149
#define PD4     4
 
150
#define PD3     3
 
151
#define PD2     2
 
152
#define PD1     1
 
153
#define PD0     0
 
154
 
 
155
#define TIFR0   _SFR_IO8 (0x15)
 
156
/* TIFR0 */
 
157
#define OCF0B   2
 
158
#define OCF0A   1
 
159
#define TOV0    0
 
160
 
 
161
#define TIFR1   _SFR_IO8 (0x16)
 
162
/* TIFR1 */
 
163
#define ICF1    5
 
164
#define OCF1B   2
 
165
#define OCF1A   1
 
166
#define TOV1    0
 
167
 
 
168
#define TIFR2   _SFR_IO8 (0x17)
 
169
/* TIFR2 */
 
170
#define OCF2B   2
 
171
#define OCF2A   1
 
172
#define TOV2    0
 
173
 
 
174
#define PCIFR   _SFR_IO8 (0x1B)
 
175
/* PCIFR */
 
176
#define PCIF2   2
 
177
#define PCIF1   1
 
178
#define PCIF0   0
 
179
 
 
180
#define EIFR    _SFR_IO8 (0x1C)
 
181
/* EIFR */
 
182
#define INTF1   1
 
183
#define INTF0   0
 
184
 
 
185
#define EIMSK   _SFR_IO8 (0x1D)
 
186
/* EIMSK */
 
187
#define INT1    1
 
188
#define INT0    0
 
189
 
 
190
#define GPIOR0  _SFR_IO8 (0x1E)
 
191
 
 
192
#define EECR    _SFR_IO8(0x1F)
 
193
/* EECT - EEPROM Control Register */
 
194
#define EEPM1   5
 
195
#define EEPM0   4
 
196
#define EERIE   3
 
197
#define EEMPE   2
 
198
#define EEPE    1
 
199
#define EERE    0
 
200
 
 
201
#define EEDR    _SFR_IO8(0X20)
 
202
 
 
203
/* Combine EEARL and EEARH */
 
204
#define EEAR    _SFR_IO16(0x21)
 
205
#define EEARL   _SFR_IO8(0x21)
 
206
#define EEARH   _SFR_IO8(0X22)
 
207
/* 
 
208
Even though EEARH is not used by the mega48, the EEAR8 bit in the register
 
209
must be written to 0, according to the datasheet, hence the EEARH register
 
210
must be defined for the mega48.
 
211
*/
 
212
/* 6-char sequence denoting where to find the EEPROM registers in memory space.
 
213
   Adresses denoted in hex syntax with uppercase letters. Used by the EEPROM
 
214
   subroutines.
 
215
   First two letters:  EECR address.
 
216
   Second two letters: EEDR address.
 
217
   Last two letters:   EEAR address.  */
 
218
#define __EEPROM_REG_LOCATIONS__ 1F2021
 
219
 
 
220
 
 
221
#define GTCCR   _SFR_IO8 (0x23)
 
222
/* GTCCR */
 
223
#define TSM     7
 
224
#define PSRASY  1
 
225
#define PSRSYNC 0
 
226
 
 
227
#define TCCR0A  _SFR_IO8 (0x24)
 
228
/* TCCR0A */
 
229
#define COM0A1  7
 
230
#define COM0A0  6
 
231
#define COM0B1  5
 
232
#define COM0B0  4
 
233
#define WGM01   1
 
234
#define WGM00   0
 
235
 
 
236
#define TCCR0B  _SFR_IO8 (0x25)
 
237
/* TCCR0A */
 
238
#define FOC0A   7
 
239
#define FOC0B   6
 
240
#define WGM02   3
 
241
#define CS02    2
 
242
#define CS01    1
 
243
#define CS00    0
 
244
 
 
245
#define TCNT0   _SFR_IO8 (0x26)
 
246
#define OCR0A   _SFR_IO8 (0x27)
 
247
#define OCR0B   _SFR_IO8 (0x28)
 
248
 
 
249
#define GPIOR1  _SFR_IO8 (0x2A)
 
250
#define GPIOR2  _SFR_IO8 (0x2B)
 
251
 
 
252
#define SPCR    _SFR_IO8 (0x2C)
 
253
/* SPCR */
 
254
#define SPIE    7
 
255
#define SPE     6
 
256
#define DORD    5
 
257
#define MSTR    4
 
258
#define CPOL    3
 
259
#define CPHA    2
 
260
#define SPR1    1
 
261
#define SPR0    0
 
262
 
 
263
#define SPSR    _SFR_IO8 (0x2D)
 
264
/* SPSR */
 
265
#define SPIF    7
 
266
#define WCOL    6
 
267
#define SPI2X   0
 
268
 
 
269
#define SPDR    _SFR_IO8 (0x2E)
 
270
 
 
271
#define ACSR    _SFR_IO8 (0x30)
 
272
/* ACSR */
 
273
#define ACD     7
 
274
#define ACBG    6
 
275
#define ACO     5
 
276
#define ACI     4
 
277
#define ACIE    3
 
278
#define ACIC    2
 
279
#define ACIS1   1
 
280
#define ACIS0   0
 
281
 
 
282
#define MONDR   _SFR_IO8 (0x31)
 
283
 
 
284
#define SMCR    _SFR_IO8 (0x33)
 
285
/* SMCR */
 
286
#define SM2     3
 
287
#define SM1     2
 
288
#define SM0     1
 
289
#define SE      0
 
290
 
 
291
#define MCUSR   _SFR_IO8 (0x34)
 
292
/* MCUSR */
 
293
#define WDRF    3
 
294
#define BORF    2
 
295
#define EXTRF   1
 
296
#define PORF    0
 
297
 
 
298
#define MCUCR   _SFR_IO8 (0x35)
 
299
/* MCUCR */
 
300
#define BODS    6
 
301
#define BODSE   5
 
302
#define PUD     4
 
303
#define IVSEL   1
 
304
#define IVCE    0
 
305
 
 
306
#define SPMCSR  _SFR_IO8 (0x37)
 
307
/* SPMCSR */
 
308
#define SPMIE     7
 
309
#if defined (__AVR_ATmega88__) || defined (__AVR_ATmega168__)
 
310
#  define RWWSB   6
 
311
#  define RWWSRE  4
 
312
#endif
 
313
#define BLBSET    3
 
314
#define PGWRT     2
 
315
#define PGERS     1
 
316
#define SELFPRGEN 0
 
317
#define SPMEN     0
 
318
 
 
319
/* 0x3D..0x3E SP  [defined in <avr/io.h>] */
 
320
/* 0x3F SREG      [defined in <avr/io.h>] */
 
321
 
 
322
#define WDTCSR  _SFR_MEM8 (0x60)
 
323
/* WDTCSR */
 
324
#define WDIF    7
 
325
#define WDIE    6
 
326
#define WDP3    5
 
327
#define WDCE    4
 
328
#define WDE     3
 
329
#define WDP2    2
 
330
#define WDP1    1
 
331
#define WDP0    0
 
332
 
 
333
#define CLKPR   _SFR_MEM8 (0x61)
 
334
/* CLKPR */
 
335
#define CLKPCE  7
 
336
#define CLKPS3  3
 
337
#define CLKPS2  2
 
338
#define CLKPS1  1
 
339
#define CLKPS0  0
 
340
 
 
341
#define PRR     _SFR_MEM8 (0x64)
 
342
/* PRR */
 
343
#define PRTWI    7
 
344
#define PRTIM2   6
 
345
#define PRTIM0   5
 
346
#define PRTIM1   3
 
347
#define PRSPI    2
 
348
#define PRUSART0 1
 
349
#define PRADC    0
 
350
 
 
351
#define OSCCAL  _SFR_MEM8 (0x66)
 
352
 
 
353
#define PCICR   _SFR_MEM8 (0x68)
 
354
/* PCICR */
 
355
#define PCIE2   2
 
356
#define PCIE1   1
 
357
#define PCIE0   0
 
358
 
 
359
#define EICRA   _SFR_MEM8 (0x69)
 
360
/* EICRA */
 
361
#define ISC11   3
 
362
#define ISC10   2
 
363
#define ISC01   1
 
364
#define ISC00   0
 
365
 
 
366
#define PCMSK0  _SFR_MEM8 (0x6B)
 
367
/* PCMSK0 */
 
368
#define PCINT7    7
 
369
#define PCINT6    6
 
370
#define PCINT5    5
 
371
#define PCINT4    4
 
372
#define PCINT3    3
 
373
#define PCINT2    2
 
374
#define PCINT1    1
 
375
#define PCINT0    0
 
376
 
 
377
#define PCMSK1  _SFR_MEM8 (0x6C)
 
378
/* PCMSK1 */
 
379
#define PCINT14   6
 
380
#define PCINT13   5
 
381
#define PCINT12   4
 
382
#define PCINT11   3
 
383
#define PCINT10   2
 
384
#define PCINT9    1
 
385
#define PCINT8    0
 
386
 
 
387
#define PCMSK2  _SFR_MEM8 (0x6D)
 
388
/* PCMSK2 */
 
389
#define PCINT23   7
 
390
#define PCINT22   6
 
391
#define PCINT21   5
 
392
#define PCINT20   4
 
393
#define PCINT19   3
 
394
#define PCINT18   2
 
395
#define PCINT17   1
 
396
#define PCINT16   0
 
397
 
 
398
#define TIMSK0  _SFR_MEM8 (0x6E)
 
399
/* TIMSK0 */
 
400
#define OCIE0B  2
 
401
#define OCIE0A  1
 
402
#define TOIE0   0
 
403
 
 
404
#define TIMSK1  _SFR_MEM8 (0x6F)
 
405
/* TIMSK1 */
 
406
#define ICIE1   5
 
407
#define OCIE1B  2
 
408
#define OCIE1A  1
 
409
#define TOIE1   0
 
410
 
 
411
#define TIMSK2  _SFR_MEM8 (0x70)
 
412
/* TIMSK2 */
 
413
#define OCIE2B  2
 
414
#define OCIE2A  1
 
415
#define TOIE2   0
 
416
 
 
417
#ifndef __ASSEMBLER__
 
418
#define ADC     _SFR_MEM16 (0x78)
 
419
#endif
 
420
#define ADCW    _SFR_MEM16 (0x78)
 
421
#define ADCL    _SFR_MEM8 (0x78)
 
422
#define ADCH    _SFR_MEM8 (0x79)
 
423
 
 
424
#define ADCSRA  _SFR_MEM8 (0x7A)
 
425
/* ADCSRA */
 
426
#define ADEN    7
 
427
#define ADSC    6
 
428
#define ADATE   5
 
429
#define ADIF    4
 
430
#define ADIE    3
 
431
#define ADPS2   2
 
432
#define ADPS1   1
 
433
#define ADPS0   0
 
434
 
 
435
#define ADCSRB  _SFR_MEM8 (0x7B)
 
436
/* ADCSRB */
 
437
#define ACME    6
 
438
#define ADTS2   2
 
439
#define ADTS1   1
 
440
#define ADTS0   0
 
441
 
 
442
#define ADMUX   _SFR_MEM8 (0x7C)
 
443
/* ADMUX */
 
444
#define REFS1   7
 
445
#define REFS0   6
 
446
#define ADLAR   5
 
447
#define MUX3    3
 
448
#define MUX2    2
 
449
#define MUX1    1
 
450
#define MUX0    0
 
451
 
 
452
#define DIDR0   _SFR_MEM8 (0x7E)
 
453
/* DIDR0 */
 
454
#define ADC5D   5
 
455
#define ADC4D   4
 
456
#define ADC3D   3
 
457
#define ADC2D   2
 
458
#define ADC1D   1
 
459
#define ADC0D   0
 
460
 
 
461
#define DIDR1   _SFR_MEM8 (0x7F)
 
462
/* DIDR1 */
 
463
#define AIN1D   1
 
464
#define AIN0D   0
 
465
 
 
466
#define TCCR1A  _SFR_MEM8 (0x80)
 
467
/* TCCR1A */
 
468
#define COM1A1  7
 
469
#define COM1A0  6
 
470
#define COM1B1  5
 
471
#define COM1B0  4
 
472
#define WGM11   1
 
473
#define WGM10   0
 
474
 
 
475
#define TCCR1B  _SFR_MEM8 (0x81)
 
476
/* TCCR1B */
 
477
#define ICNC1   7
 
478
#define ICES1   6
 
479
#define WGM13   4
 
480
#define WGM12   3
 
481
#define CS12    2
 
482
#define CS11    1
 
483
#define CS10    0
 
484
 
 
485
#define TCCR1C  _SFR_MEM8 (0x82)
 
486
/* TCCR1C */
 
487
#define FOC1A   7
 
488
#define FOC1B   6
 
489
 
 
490
#define TCNT1   _SFR_MEM16 (0x84)
 
491
#define TCNT1L  _SFR_MEM8 (0x84)
 
492
#define TCNT1H  _SFR_MEM8 (0x85)
 
493
 
 
494
#define ICR1    _SFR_MEM16 (0x86)
 
495
#define ICR1L   _SFR_MEM8 (0x86)
 
496
#define ICR1H   _SFR_MEM8 (0x87)
 
497
 
 
498
#define OCR1A   _SFR_MEM16 (0x88)
 
499
#define OCR1AL  _SFR_MEM8 (0x88)
 
500
#define OCR1AH  _SFR_MEM8 (0x89)
 
501
 
 
502
#define OCR1B   _SFR_MEM16 (0x8A)
 
503
#define OCR1BL  _SFR_MEM8 (0x8A)
 
504
#define OCR1BH  _SFR_MEM8 (0x8B)
 
505
 
 
506
#define TCCR2A  _SFR_MEM8 (0xB0)
 
507
/* TCCR2A */
 
508
#define COM2A1  7
 
509
#define COM2A0  6
 
510
#define COM2B1  5
 
511
#define COM2B0  4
 
512
#define WGM21   1
 
513
#define WGM20   0
 
514
 
 
515
#define TCCR2B  _SFR_MEM8 (0xB1)
 
516
/* TCCR2B */
 
517
#define FOC2A   7
 
518
#define FOC2B   6
 
519
#define WGM22   3
 
520
#define CS22    2
 
521
#define CS21    1
 
522
#define CS20    0
 
523
 
 
524
#define TCNT2   _SFR_MEM8 (0xB2)
 
525
#define OCR2A   _SFR_MEM8 (0xB3)
 
526
#define OCR2B   _SFR_MEM8 (0xB4)
 
527
 
 
528
#define ASSR    _SFR_MEM8 (0xB6)
 
529
/* ASSR */
 
530
#define EXCLK    6
 
531
#define AS2      5
 
532
#define TCN2UB   4
 
533
#define OCR2AUB  3
 
534
#define OCR2BUB  2
 
535
#define TCR2AUB  1
 
536
#define TCR2BUB  0
 
537
 
 
538
#define TWBR    _SFR_MEM8 (0xB8)
 
539
 
 
540
#define TWSR    _SFR_MEM8 (0xB9)
 
541
/* TWSR */
 
542
#define TWS7    7
 
543
#define TWS6    6
 
544
#define TWS5    5
 
545
#define TWS4    4
 
546
#define TWS3    3
 
547
#define TWPS1   1
 
548
#define TWPS0   0
 
549
 
 
550
#define TWAR    _SFR_MEM8 (0xBA)
 
551
/* TWAR */
 
552
#define TWA6    7
 
553
#define TWA5    6
 
554
#define TWA4    5
 
555
#define TWA3    4
 
556
#define TWA2    3
 
557
#define TWA1    2
 
558
#define TWA0    1
 
559
#define TWGCE   0
 
560
 
 
561
#define TWDR    _SFR_MEM8 (0xBB)
 
562
 
 
563
#define TWCR    _SFR_MEM8 (0xBC)
 
564
/* TWCR */
 
565
#define TWINT   7
 
566
#define TWEA    6
 
567
#define TWSTA   5
 
568
#define TWSTO   4
 
569
#define TWWC    3
 
570
#define TWEN    2
 
571
#define TWIE    0
 
572
 
 
573
#define TWAMR   _SFR_MEM8 (0xBD)
 
574
/* TWAMR */
 
575
#define TWAM6   7
 
576
#define TWAM5   6
 
577
#define TWAM4   5
 
578
#define TWAM3   4
 
579
#define TWAM2   3
 
580
#define TWAM1   2
 
581
#define TWAM0   1
 
582
 
 
583
#define UCSR0A  _SFR_MEM8 (0xC0)
 
584
/* UCSR0A */
 
585
#define RXC0    7
 
586
#define TXC0    6
 
587
#define UDRE0   5
 
588
#define FE0     4
 
589
#define DOR0    3
 
590
#define UPE0    2
 
591
#define U2X0    1
 
592
#define MPCM0   0
 
593
 
 
594
#define UCSR0B  _SFR_MEM8 (0xC1)
 
595
/* UCSR0B */
 
596
#define RXCIE0  7
 
597
#define TXCIE0  6
 
598
#define UDRIE0  5
 
599
#define RXEN0   4
 
600
#define TXEN0   3
 
601
#define UCSZ02  2
 
602
#define RXB80   1
 
603
#define TXB80   0
 
604
 
 
605
#define UCSR0C  _SFR_MEM8 (0xC2)
 
606
/* UCSR0C */
 
607
#define UMSEL01  7
 
608
#define UMSEL00  6
 
609
#define UPM01    5
 
610
#define UPM00    4
 
611
#define USBS0    3
 
612
#define UCSZ01   2
 
613
#define UDORD0   2
 
614
#define UCSZ00   1
 
615
#define UCPHA0   1
 
616
#define UCPOL0   0
 
617
 
 
618
#define UBRR0   _SFR_MEM16 (0xC4)
 
619
#define UBRR0L  _SFR_MEM8 (0xC4)
 
620
#define UBRR0H  _SFR_MEM8 (0xC5)
 
621
#define UDR0    _SFR_MEM8 (0xC6)
 
622
 
 
623
/* Interrupt vectors */
 
624
 
 
625
/* External Interrupt Request 0 */
 
626
#define INT0_vect                       _VECTOR(1)
 
627
#define SIG_INTERRUPT0                  _VECTOR(1)
 
628
 
 
629
/* External Interrupt Request 1 */
 
630
#define INT1_vect                       _VECTOR(2)
 
631
#define SIG_INTERRUPT1                  _VECTOR(2)
 
632
 
 
633
/* Pin Change Interrupt Request 0 */
 
634
#define PCINT0_vect                     _VECTOR(3)
 
635
#define SIG_PIN_CHANGE0                 _VECTOR(3)
 
636
 
 
637
/* Pin Change Interrupt Request 0 */
 
638
#define PCINT1_vect                     _VECTOR(4)
 
639
#define SIG_PIN_CHANGE1                 _VECTOR(4)
 
640
 
 
641
/* Pin Change Interrupt Request 1 */
 
642
#define PCINT2_vect                     _VECTOR(5)
 
643
#define SIG_PIN_CHANGE2                 _VECTOR(5)
 
644
 
 
645
/* Watchdog Time-out Interrupt */
 
646
#define WDT_vect                        _VECTOR(6)
 
647
#define SIG_WATCHDOG_TIMEOUT            _VECTOR(6)
 
648
 
 
649
/* Timer/Counter2 Compare Match A */
 
650
#define TIMER2_COMPA_vect               _VECTOR(7)
 
651
#define SIG_OUTPUT_COMPARE2A            _VECTOR(7)
 
652
 
 
653
/* Timer/Counter2 Compare Match A */
 
654
#define TIMER2_COMPB_vect               _VECTOR(8)
 
655
#define SIG_OUTPUT_COMPARE2B            _VECTOR(8)
 
656
 
 
657
/* Timer/Counter2 Overflow */
 
658
#define TIMER2_OVF_vect                 _VECTOR(9)
 
659
#define SIG_OVERFLOW2                   _VECTOR(9)
 
660
 
 
661
/* Timer/Counter1 Capture Event */
 
662
#define TIMER1_CAPT_vect                _VECTOR(10)
 
663
#define SIG_INPUT_CAPTURE1              _VECTOR(10)
 
664
 
 
665
/* Timer/Counter1 Compare Match A */
 
666
#define TIMER1_COMPA_vect               _VECTOR(11)
 
667
#define SIG_OUTPUT_COMPARE1A            _VECTOR(11)
 
668
 
 
669
/* Timer/Counter1 Compare Match B */
 
670
#define TIMER1_COMPB_vect               _VECTOR(12)
 
671
#define SIG_OUTPUT_COMPARE1B            _VECTOR(12)
 
672
 
 
673
/* Timer/Counter1 Overflow */
 
674
#define TIMER1_OVF_vect                 _VECTOR(13)
 
675
#define SIG_OVERFLOW1                   _VECTOR(13)
 
676
 
 
677
/* TimerCounter0 Compare Match A */
 
678
#define TIMER0_COMPA_vect               _VECTOR(14)
 
679
#define SIG_OUTPUT_COMPARE0A            _VECTOR(14)
 
680
 
 
681
/* TimerCounter0 Compare Match B */
 
682
#define TIMER0_COMPB_vect               _VECTOR(15)
 
683
#define SIG_OUTPUT_COMPARE0B            _VECTOR(15)
 
684
 
 
685
/* Timer/Couner0 Overflow */
 
686
#define TIMER0_OVF_vect                 _VECTOR(16)
 
687
#define SIG_OVERFLOW0                   _VECTOR(16)
 
688
 
 
689
/* SPI Serial Transfer Complete */
 
690
#define SPI_STC_vect                    _VECTOR(17)
 
691
#define SIG_SPI                         _VECTOR(17)
 
692
 
 
693
/* USART Rx Complete */
 
694
#define USART_RX_vect                   _VECTOR(18)
 
695
#define SIG_USART_RECV                  _VECTOR(18)
 
696
 
 
697
/* USART, Data Register Empty */
 
698
#define USART_UDRE_vect                 _VECTOR(19)
 
699
#define SIG_USART_DATA                  _VECTOR(19)
 
700
 
 
701
/* USART Tx Complete */
 
702
#define USART_TX_vect                   _VECTOR(20)
 
703
#define SIG_USART_TRANS                 _VECTOR(20)
 
704
 
 
705
/* ADC Conversion Complete */
 
706
#define ADC_vect                        _VECTOR(21)
 
707
#define SIG_ADC                         _VECTOR(21)
 
708
 
 
709
/* EEPROM Ready */
 
710
#define EE_READY_vect                   _VECTOR(22)
 
711
#define SIG_EEPROM_READY                _VECTOR(22)
 
712
 
 
713
/* Analog Comparator */
 
714
#define ANALOG_COMP_vect                _VECTOR(23)
 
715
#define SIG_COMPARATOR                  _VECTOR(23)
 
716
 
 
717
/* Two-wire Serial Interface */
 
718
#define TWI_vect                        _VECTOR(24)
 
719
#define SIG_TWI                         _VECTOR(24)
 
720
#define SIG_2WIRE_SERIAL                _VECTOR(24)
 
721
 
 
722
/* Store Program Memory Read */
 
723
#define SPM_READY_vect                  _VECTOR(25)
 
724
#define SIG_SPM_READY                   _VECTOR(25)
 
725
 
 
726
/* The mega48p and mega88p vector tables are single instruction entries 
 
727
   (16 bits per entry for an RJMP) while the mega168p and mega328p tables
 
728
   has double instruction entries (32 bits per entry for a JMP). */
 
729
 
 
730
#if defined (__AVR_ATmega168P__)  || defined(__AVR_ATmega328P__)
 
731
#  define _VECTORS_SIZE 104
 
732
#else
 
733
#  define _VECTORS_SIZE 52
 
734
#endif
 
735
 
 
736
#endif /* _AVR_IOM8P_H_ */