← Back to branch summary

~ubuntu-branches/ubuntu/raring/avr-libc/raring-proposed

« back to all changes in this revision

Viewing changes to include/avr/iocanxx.h

  • Committer: Package Import Robot
  • Author(s): Hakan Ardo
  • Date: 2012-05-23 10:30:07 UTC
  • mfrom: (1.1.11) (4.1.7 sid)
  • Revision ID: package-import@ubuntu.com-20120523103007-h7u5fhm6n13wds9e
Tags: 1:1.8.0-2
New upstream release

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/avr/iocanxx.h
28
28
  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29
29
  POSSIBILITY OF SUCH DAMAGE. */
30
30
 
31
 
/* $Id: iocanxx.h 2119 2010-04-06 15:15:39Z aboyapati $ */
 
31
/* $Id: iocanxx.h 2225 2011-03-02 16:27:26Z arcanum $ */
32
32
 
33
33
/* This file is based largely on:
34
34
   - iom128.h by Peter Jansen (bit defines)
471
471
/* Interrupt vectors */
472
472
 
473
473
/* External Interrupt Request 0 */
 
474
#define INT0_vect_num           1
474
475
#define INT0_vect                       _VECTOR(1)
475
476
#define SIG_INTERRUPT0                  _VECTOR(1)
476
477
 
477
478
/* External Interrupt Request 1 */
 
479
#define INT1_vect_num           2
478
480
#define INT1_vect                       _VECTOR(2)
479
481
#define SIG_INTERRUPT1                  _VECTOR(2)
480
482
 
481
483
/* External Interrupt Request 2 */
 
484
#define INT2_vect_num           3
482
485
#define INT2_vect                       _VECTOR(3)
483
486
#define SIG_INTERRUPT2                  _VECTOR(3)
484
487
 
485
488
/* External Interrupt Request 3 */
 
489
#define INT3_vect_num           4
486
490
#define INT3_vect                       _VECTOR(4)
487
491
#define SIG_INTERRUPT3                  _VECTOR(4)
488
492
 
489
493
/* External Interrupt Request 4 */
 
494
#define INT4_vect_num           5
490
495
#define INT4_vect                       _VECTOR(5)
491
496
#define SIG_INTERRUPT4                  _VECTOR(5)
492
497
 
493
498
/* External Interrupt Request 5 */
 
499
#define INT5_vect_num           6
494
500
#define INT5_vect                       _VECTOR(6)
495
501
#define SIG_INTERRUPT5                  _VECTOR(6)
496
502
 
497
503
/* External Interrupt Request 6 */
 
504
#define INT6_vect_num           7
498
505
#define INT6_vect                       _VECTOR(7)
499
506
#define SIG_INTERRUPT6                  _VECTOR(7)
500
507
 
501
508
/* External Interrupt Request 7 */
 
509
#define INT7_vect_num           8
502
510
#define INT7_vect                       _VECTOR(8)
503
511
#define SIG_INTERRUPT7                  _VECTOR(8)
504
512
 
505
513
/* Timer/Counter2 Compare Match */
 
514
#define TIMER2_COMP_vect_num    9
506
515
#define TIMER2_COMP_vect                _VECTOR(9)
507
516
#define SIG_OUTPUT_COMPARE2             _VECTOR(9)
508
517
 
509
518
/* Timer/Counter2 Overflow */
 
519
#define TIMER2_OVF_vect_num             10
510
520
#define TIMER2_OVF_vect                 _VECTOR(10)
511
521
#define SIG_OVERFLOW2                   _VECTOR(10)
512
522
 
513
523
/* Timer/Counter1 Capture Event */
 
524
#define TIMER1_CAPT_vect_num    11
514
525
#define TIMER1_CAPT_vect                _VECTOR(11)
515
526
#define SIG_INPUT_CAPTURE1              _VECTOR(11)
516
527
 
517
528
/* Timer/Counter1 Compare Match A */
 
529
#define TIMER1_COMPA_vect_num   12
518
530
#define TIMER1_COMPA_vect               _VECTOR(12)
519
531
#define SIG_OUTPUT_COMPARE1A            _VECTOR(12)
520
532
 
521
533
/* Timer/Counter Compare Match B */
 
534
#define TIMER1_COMPB_vect_num   13
522
535
#define TIMER1_COMPB_vect               _VECTOR(13)
523
536
#define SIG_OUTPUT_COMPARE1B            _VECTOR(13)
524
537
 
525
538
/* Timer/Counter1 Compare Match C */
 
539
#define TIMER1_COMPC_vect_num   14
526
540
#define TIMER1_COMPC_vect               _VECTOR(14)
527
541
#define SIG_OUTPUT_COMPARE1C            _VECTOR(14)
528
542
 
529
543
/* Timer/Counter1 Overflow */
 
544
#define TIMER1_OVF_vect_num             15
530
545
#define TIMER1_OVF_vect                 _VECTOR(15)
531
546
#define SIG_OVERFLOW1                   _VECTOR(15)
532
547
 
533
548
/* Timer/Counter0 Compare Match */
 
549
#define TIMER0_COMP_vect_num    16
534
550
#define TIMER0_COMP_vect                _VECTOR(16)
535
551
#define SIG_OUTPUT_COMPARE0             _VECTOR(16)
536
552
 
537
553
/* Timer/Counter0 Overflow */
 
554
#define TIMER0_OVF_vect_num             17
538
555
#define TIMER0_OVF_vect                 _VECTOR(17)
539
556
#define SIG_OVERFLOW0                   _VECTOR(17)
540
557
 
541
558
/* CAN Transfer Complete or Error */
 
559
#define CANIT_vect_num          18
542
560
#define CANIT_vect                      _VECTOR(18)
543
561
#define SIG_CAN_INTERRUPT1              _VECTOR(18)
544
562
 
545
563
/* CAN Timer Overrun */
 
564
#define OVRIT_vect_num          19
546
565
#define OVRIT_vect                      _VECTOR(19)
547
566
#define SIG_CAN_OVERFLOW1               _VECTOR(19)
548
567
 
549
568
/* SPI Serial Transfer Complete */
 
569
#define SPI_STC_vect_num                20
550
570
#define SPI_STC_vect                    _VECTOR(20)
551
571
#define SIG_SPI                         _VECTOR(20)
552
572
 
553
573
/* USART0, Rx Complete */
 
574
#define USART0_RX_vect_num              21
554
575
#define USART0_RX_vect                  _VECTOR(21)
555
576
#define SIG_UART0_RECV                  _VECTOR(21)
556
577
#define SIG_USART0_RECV                 _VECTOR(21)
557
578
 
558
579
/* USART0 Data Register Empty */
 
580
#define USART0_UDRE_vect_num    22
559
581
#define USART0_UDRE_vect                _VECTOR(22)
560
582
#define SIG_UART0_DATA                  _VECTOR(22)
561
583
#define SIG_USART0_DATA                 _VECTOR(22)
562
584
 
563
585
/* USART0, Tx Complete */
 
586
#define USART0_TX_vect_num              23
564
587
#define USART0_TX_vect                  _VECTOR(23)
565
588
#define SIG_UART0_TRANS                 _VECTOR(23)
566
589
#define SIG_USART0_TRANS                _VECTOR(23)
567
590
 
568
591
/* Analog Comparator */
 
592
#define ANALOG_COMP_vect_num    24
569
593
#define ANALOG_COMP_vect                _VECTOR(24)
570
594
#define SIG_COMPARATOR                  _VECTOR(24)
571
595
 
572
596
/* ADC Conversion Complete */
 
597
#define ADC_vect_num            25
573
598
#define ADC_vect                        _VECTOR(25)
574
599
#define SIG_ADC                         _VECTOR(25)
575
600
 
576
601
/* EEPROM Ready */
 
602
#define EE_READY_vect_num               26
577
603
#define EE_READY_vect                   _VECTOR(26)
578
604
#define SIG_EEPROM_READY                _VECTOR(26)
579
605
 
580
606
/* Timer/Counter3 Capture Event */
 
607
#define TIMER3_CAPT_vect_num    27
581
608
#define TIMER3_CAPT_vect                _VECTOR(27)
582
609
#define SIG_INPUT_CAPTURE3              _VECTOR(27)
583
610
 
584
611
/* Timer/Counter3 Compare Match A */
 
612
#define TIMER3_COMPA_vect_num   28
585
613
#define TIMER3_COMPA_vect               _VECTOR(28)
586
614
#define SIG_OUTPUT_COMPARE3A            _VECTOR(28)
587
615
 
588
616
/* Timer/Counter3 Compare Match B */
 
617
#define TIMER3_COMPB_vect_num   29
589
618
#define TIMER3_COMPB_vect               _VECTOR(29)
590
619
#define SIG_OUTPUT_COMPARE3B            _VECTOR(29)
591
620
 
592
621
/* Timer/Counter3 Compare Match C */
 
622
#define TIMER3_COMPC_vect_num   30
593
623
#define TIMER3_COMPC_vect               _VECTOR(30)
594
624
#define SIG_OUTPUT_COMPARE3C            _VECTOR(30)
595
625
 
596
626
/* Timer/Counter3 Overflow */
 
627
#define TIMER3_OVF_vect_num             31
597
628
#define TIMER3_OVF_vect                 _VECTOR(31)
598
629
#define SIG_OVERFLOW3                   _VECTOR(31)
599
630
 
600
631
/* USART1, Rx Complete */
 
632
#define USART1_RX_vect_num              32
601
633
#define USART1_RX_vect                  _VECTOR(32)
602
634
#define SIG_UART1_RECV                  _VECTOR(32)
603
635
#define SIG_USART1_RECV                 _VECTOR(32)
604
636
 
605
637
/* USART1, Data Register Empty */
 
638
#define USART1_UDRE_vect_num    33
606
639
#define USART1_UDRE_vect                _VECTOR(33)
607
640
#define SIG_UART1_DATA                  _VECTOR(33)
608
641
#define SIG_USART1_DATA                 _VECTOR(33)
609
642
 
610
643
/* USART1, Tx Complete */
 
644
#define USART1_TX_vect_num              34
611
645
#define USART1_TX_vect                  _VECTOR(34)
612
646
#define SIG_UART1_TRANS                 _VECTOR(34)
613
647
#define SIG_USART1_TRANS                _VECTOR(34)
614
648
 
615
649
/* 2-wire Serial Interface */
 
650
#define TWI_vect_num            35
616
651
#define TWI_vect                        _VECTOR(35)
617
652
#define SIG_2WIRE_SERIAL                _VECTOR(35)
618
653
 
619
654
/* Store Program Memory Read */
 
655
#define SPM_READY_vect_num              36
620
656
#define SPM_READY_vect                  _VECTOR(36)
621
657
#define SIG_SPM_READY                   _VECTOR(36)
622
658