← Back to branch summary

~ubuntu-branches/ubuntu/feisty/avr-libc/feisty

« back to all changes in this revision

Viewing changes to include/avr/iotn12.h

  • Committer: Bazaar Package Importer
  • Author(s): Hakan Ardo
  • Date: 2006-11-15 21:12:47 UTC
  • mfrom: (3.1.2 feisty)
  • Revision ID: james.westby@ubuntu.com-20061115211247-b7qhgnb6o49v5zsg
Tags: 1:1.4.5-2
http://bugs.debian.org/398220
* Convertion to debheler fixed (closes: #398220)
* Reference to /usr/share/common-licenses in copyright file

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/avr/iotn12.h
1
 
/* Copyright (c) 2002, Marek Michalkiewicz
 
1
/* Copyright (c) 2002,2005 Marek Michalkiewicz
2
2
   All rights reserved.
3
3
 
4
4
   Redistribution and use in source and binary forms, with or without
28
28
  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29
29
  POSSIBILITY OF SUCH DAMAGE. */
30
30
 
31
 
/* $Id: iotn12.h,v 1.5 2004/11/01 22:23:56 arcanum Exp $ */
 
31
/* $Id: iotn12.h,v 1.9 2005/11/10 22:19:07 joerg_wunsch Exp $ */
32
32
 
33
33
/* avr/iotn12.h - definitions for ATtiny12 */
34
34
 
71
71
 
72
72
/* 0x19..0x1B reserved */
73
73
 
74
 
/* 0x1C..0x1E EEPROM */
 
74
/* EEPROM Control Register */
 
75
#define EECR    _SFR_IO8(0x1C)
 
76
 
 
77
/* EEPROM Data Register */
 
78
#define EEDR    _SFR_IO8(0x1D)
 
79
 
 
80
/* EEPROM Address Register */
 
81
#define EEAR    _SFR_IO8(0x1E)
 
82
#define EEARL   _SFR_IO8(0x1E)
75
83
 
76
84
/* 0x1F..0x20 reserved */
77
85
 
115
123
 
116
124
/* Interrupt vectors */
117
125
 
118
 
#define SIG_INTERRUPT0          _VECTOR(1)
119
 
#define SIG_PIN                 _VECTOR(2)
120
 
#define SIG_OVERFLOW0           _VECTOR(3)
121
 
#define SIG_EEPROM_READY        _VECTOR(4)
122
 
#define SIG_COMPARATOR          _VECTOR(5)
 
126
/* External Interrupt 0 */
 
127
#define INT0_vect                       _VECTOR(1)
 
128
#define SIG_INTERRUPT0                  _VECTOR(1)
 
129
 
 
130
/* External Interrupt Request 0 */
 
131
#define IO_PINS_vect                    _VECTOR(2)
 
132
#define SIG_PIN                         _VECTOR(2)
 
133
#define SIG_PIN_CHANGE                  _VECTOR(2)
 
134
 
 
135
/* Timer/Counter0 Overflow */
 
136
#define TIMER0_OVF_vect                 _VECTOR(3)
 
137
#define SIG_OVERFLOW0                   _VECTOR(3)
 
138
 
 
139
/* EEPROM Ready */
 
140
#define EE_RDY_vect                     _VECTOR(4)
 
141
#define SIG_EEPROM_READY                _VECTOR(4)
 
142
 
 
143
/* Analog Comparator */
 
144
#define ANA_COMP_vect                   _VECTOR(5)
 
145
#define SIG_COMPARATOR                  _VECTOR(5)
123
146
 
124
147
#define _VECTORS_SIZE 12
125
148
 
199
222
#define ACIS1   1
200
223
#define ACIS0   0
201
224
 
 
225
/* EEPROM Control Register */
 
226
#define EERIE   3
 
227
#define EEMWE   2
 
228
#define EEWE    1
 
229
#define EERE    0
 
230
 
202
231
/* Last memory addresses */
203
232
#define RAMEND          0x1F
204
233
#define XRAMEND         0x0