~ubuntu-branches/ubuntu/jaunty/electric/jaunty

« back to all changes in this revision

Viewing changes to com/sun/electric/tool/user/help/helphtml/chap09-04-04.html

  • Committer: Bazaar Package Importer
  • Author(s): Onkar Shinde
  • Date: 2009-01-08 02:05:08 UTC
  • mfrom: (1.1.2 upstream) (3.1.4 sid)
  • Revision ID: james.westby@ubuntu.com-20090108020508-0h3li7zt9mu5gf0i
Tags: 8.08-1
New upstream version.

Show diffs side-by-side

added added

removed removed

Lines of Context:
2
2
 
3
3
<!-- HEADER 9-4-4: Special Spice and Verilog Nodes -->
4
4
 
5
 
<!-- COMMAND Tool/Simulation (Spice)/Set Generic Spice Template -->
6
 
<!-- COMMAND Tool/Simulation (Spice)/Set Spice 2 Template -->
7
 
<!-- COMMAND Tool/Simulation (Spice)/Set Spice 3 Template -->
8
 
<!-- COMMAND Tool/Simulation (Spice)/Set HSpice Template -->
9
 
<!-- COMMAND Tool/Simulation (Spice)/Set PSpice Template -->
10
 
<!-- COMMAND Tool/Simulation (Spice)/Set GnuCap Template -->
11
 
<!-- COMMAND Tool/Simulation (Spice)/Set SmartSpice Template -->
12
 
<!-- COMMAND Tool/Simulation (Spice)/Set Assura CDL Template -->
13
 
<!-- COMMAND Tool/Simulation (Spice)/Set Calibre Spice Template -->
14
 
<!-- COMMAND Tool/Simulation (Verilog)/Set Verilog Template -->
 
5
<!-- COMMAND Tools/Simulation (Spice)/Set Generic Spice Template -->
 
6
<!-- COMMAND Tools/Simulation (Spice)/Set Spice 2 Template -->
 
7
<!-- COMMAND Tools/Simulation (Spice)/Set Spice 3 Template -->
 
8
<!-- COMMAND Tools/Simulation (Spice)/Set HSpice Template -->
 
9
<!-- COMMAND Tools/Simulation (Spice)/Set PSpice Template -->
 
10
<!-- COMMAND Tools/Simulation (Spice)/Set GnuCap Template -->
 
11
<!-- COMMAND Tools/Simulation (Spice)/Set SmartSpice Template -->
 
12
<!-- COMMAND Tools/Simulation (Spice)/Set Assura CDL Template -->
 
13
<!-- COMMAND Tools/Simulation (Spice)/Set Calibre Spice Template -->
 
14
<!-- COMMAND Tools/Simulation (Verilog)/Set Verilog Template -->
 
15
<!-- COMMAND Tools/Simulation (Verilog)/Set Verilog Default Parameter -->
15
16
 
16
17
For both Spice and Verilog, you can place special nodes in your circuit that augment the generated deck.
17
18
Spice even has a predefined set of these nodes, available from the "Spice" entry in the component menu.
32
33
Parameters are created with the <B>Cell Parameters...</B> command (in menu <B>Edit / Properties</B>).
33
34
See <A HREF="chap06-08-05.html#chap06-08-05">Section 6-8-5</A> for more on parameters.</LI>
34
35
<LI>At least one template.  The template is the essential part of the Node because it describes exactly what Spice or Verilog will be emitted.
35
 
The Spice template is created with the <B>Set Generic Spice Template</B> command (in menu <B>Tool / Simulation (Spice)</B>).
 
36
The Spice template is created with the <B>Set Generic Spice Template</B> command (in menu <B>Tools / Simulation (Spice)</B>).
36
37
If the template is specific to a particular version of Spice, use the appropriate template command
37
38
(<B>Set Spice 2 Template</B>, <B>Set Spice 3 Template</B>, <B>Set HSpice Template</B>, <B>Set PSpice Template</B>,
38
39
<B>Set GnuCap Template</B>, <B>Set SmartSpice Template</B>, <B>Set Assura CDL Template</B>, or
39
40
<B>Set Calibre Spice Template</B>).
40
 
You can also create a Verilog template by using the <B>Set Verilog Template</B> command (in menu <B>Tool / Simulation (Verilog)</B>).
41
 
Note that a single cell can contain both Verilog and multiple Spice templates.
 
41
You can also create a Verilog template by using the <B>Set Verilog Template</B> command (in menu <B>Tools / Simulation (Verilog)</B>).
 
42
And can customize instances of the current cell (by prepending per-instance parameters)
 
43
with <B>Set Verilog Default Parameter</B>.
 
44
Note that a single cell can contain both Verilog and Spice templates.
42
45
Once a template has been created, double-click on the text to edit it.</LI>
43
46
</UL>
44
47
<P>