~ubuntu-branches/ubuntu/maverick/clamav/maverick-updates

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/test/CodeGen/ARM/2009-06-30-RegScavengerAssert.ll

  • Committer: Bazaar Package Importer
  • Author(s): Scott Kitterman
  • Date: 2010-12-17 12:30:20 UTC
  • mfrom: (97.1.1 maverick-proposed)
  • Revision ID: james.westby@ubuntu.com-20101217123020-o02fhyzykv5z98ri
Tags: 0.96.5+dfsg-1ubuntu1.10.10.1
* Microversion update for Maverick (LP: #691414)
  - Improved database login times
  - Expanded use of new bytecode signatures
  - Other bugfixes/improvements

Show diffs side-by-side

added added

removed removed

Lines of Context:
1
 
; RUN: llc < %s -march=arm -mtriple=armv6-apple-darwin9
2
 
 
3
 
@nn = external global i32               ; <i32*> [#uses=1]
4
 
@al_len = external global i32           ; <i32*> [#uses=2]
5
 
@no_mat = external global i32           ; <i32*> [#uses=2]
6
 
@no_mis = external global i32           ; <i32*> [#uses=2]
7
 
@"\01LC12" = external constant [29 x i8], align 1               ; <[29 x i8]*> [#uses=1]
8
 
@"\01LC16" = external constant [33 x i8], align 1               ; <[33 x i8]*> [#uses=1]
9
 
@"\01LC17" = external constant [47 x i8], align 1               ; <[47 x i8]*> [#uses=1]
10
 
 
11
 
declare arm_apcscc i32 @printf(i8* nocapture, ...) nounwind
12
 
 
13
 
declare arm_apcscc void @diff(i8*, i8*, i32, i32, i32, i32) nounwind
14
 
 
15
 
define arm_apcscc void @SIM(i8* %A, i8* %B, i32 %M, i32 %N, i32 %K, [256 x i32]* %V, i32 %Q, i32 %R, i32 %nseq) nounwind {
16
 
entry:
17
 
        br i1 undef, label %bb5, label %bb
18
 
 
19
 
bb:             ; preds = %bb, %entry
20
 
        br label %bb
21
 
 
22
 
bb5:            ; preds = %entry
23
 
        br i1 undef, label %bb6, label %bb8
24
 
 
25
 
bb6:            ; preds = %bb6, %bb5
26
 
        br i1 undef, label %bb8, label %bb6
27
 
 
28
 
bb8:            ; preds = %bb6, %bb5
29
 
        br label %bb15
30
 
 
31
 
bb9:            ; preds = %bb15
32
 
        br i1 undef, label %bb10, label %bb11
33
 
 
34
 
bb10:           ; preds = %bb9
35
 
        unreachable
36
 
 
37
 
bb11:           ; preds = %bb9
38
 
        %0 = load i32* undef, align 4           ; <i32> [#uses=2]
39
 
        %1 = add i32 %0, 1              ; <i32> [#uses=2]
40
 
        store i32 %1, i32* undef, align 4
41
 
        %2 = load i32* undef, align 4           ; <i32> [#uses=1]
42
 
        store i32 %2, i32* @nn, align 4
43
 
        store i32 0, i32* @al_len, align 4
44
 
        store i32 0, i32* @no_mat, align 4
45
 
        store i32 0, i32* @no_mis, align 4
46
 
        %3 = getelementptr i8* %B, i32 %0               ; <i8*> [#uses=1]
47
 
        tail call arm_apcscc  void @diff(i8* undef, i8* %3, i32 undef, i32 undef, i32 undef, i32 undef) nounwind
48
 
        %4 = sitofp i32 undef to double         ; <double> [#uses=1]
49
 
        %5 = fdiv double %4, 1.000000e+01               ; <double> [#uses=1]
50
 
        %6 = tail call arm_apcscc  i32 (i8*, ...)* @printf(i8* getelementptr ([29 x i8]* @"\01LC12", i32 0, i32 0), double %5) nounwind         ; <i32> [#uses=0]
51
 
        %7 = load i32* @al_len, align 4         ; <i32> [#uses=1]
52
 
        %8 = load i32* @no_mat, align 4         ; <i32> [#uses=1]
53
 
        %9 = load i32* @no_mis, align 4         ; <i32> [#uses=1]
54
 
        %10 = sub i32 %7, %8            ; <i32> [#uses=1]
55
 
        %11 = sub i32 %10, %9           ; <i32> [#uses=1]
56
 
        %12 = tail call arm_apcscc  i32 (i8*, ...)* @printf(i8* getelementptr ([33 x i8]* @"\01LC16", i32 0, i32 0), i32 %11) nounwind          ; <i32> [#uses=0]
57
 
        %13 = tail call arm_apcscc  i32 (i8*, ...)* @printf(i8* getelementptr ([47 x i8]* @"\01LC17", i32 0, i32 0), i32 undef, i32 %1, i32 undef, i32 undef) nounwind          ; <i32> [#uses=0]
58
 
        br i1 undef, label %bb15, label %bb12
59
 
 
60
 
bb12:           ; preds = %bb11
61
 
        br label %bb228.i
62
 
 
63
 
bb74.i:         ; preds = %bb228.i
64
 
        br i1 undef, label %bb138.i, label %bb145.i
65
 
 
66
 
bb138.i:                ; preds = %bb74.i
67
 
        br label %bb145.i
68
 
 
69
 
bb145.i:                ; preds = %bb228.i, %bb138.i, %bb74.i
70
 
        br i1 undef, label %bb146.i, label %bb151.i
71
 
 
72
 
bb146.i:                ; preds = %bb145.i
73
 
        br i1 undef, label %bb228.i, label %bb151.i
74
 
 
75
 
bb151.i:                ; preds = %bb146.i, %bb145.i
76
 
        br i1 undef, label %bb153.i, label %bb228.i
77
 
 
78
 
bb153.i:                ; preds = %bb151.i
79
 
        br i1 undef, label %bb220.i, label %bb.nph.i98
80
 
 
81
 
bb.nph.i98:             ; preds = %bb153.i
82
 
        br label %bb158.i
83
 
 
84
 
bb158.i:                ; preds = %bb218.i, %bb.nph.i98
85
 
        br i1 undef, label %bb168.i, label %bb160.i
86
 
 
87
 
bb160.i:                ; preds = %bb158.i
88
 
        br i1 undef, label %bb161.i, label %bb168.i
89
 
 
90
 
bb161.i:                ; preds = %bb160.i
91
 
        br i1 undef, label %bb168.i, label %bb163.i
92
 
 
93
 
bb163.i:                ; preds = %bb161.i
94
 
        br i1 undef, label %bb167.i, label %bb168.i
95
 
 
96
 
bb167.i:                ; preds = %bb163.i
97
 
        br label %bb168.i
98
 
 
99
 
bb168.i:                ; preds = %bb167.i, %bb163.i, %bb161.i, %bb160.i, %bb158.i
100
 
        br i1 undef, label %bb211.i, label %bb218.i
101
 
 
102
 
bb211.i:                ; preds = %bb168.i
103
 
        br label %bb218.i
104
 
 
105
 
bb218.i:                ; preds = %bb211.i, %bb168.i
106
 
        br i1 undef, label %bb220.i, label %bb158.i
107
 
 
108
 
bb220.i:                ; preds = %bb218.i, %bb153.i
109
 
        br i1 undef, label %bb221.i, label %bb228.i
110
 
 
111
 
bb221.i:                ; preds = %bb220.i
112
 
        br label %bb228.i
113
 
 
114
 
bb228.i:                ; preds = %bb221.i, %bb220.i, %bb151.i, %bb146.i, %bb12
115
 
        br i1 undef, label %bb74.i, label %bb145.i
116
 
 
117
 
bb15:           ; preds = %bb11, %bb8
118
 
        br i1 undef, label %return, label %bb9
119
 
 
120
 
return:         ; preds = %bb15
121
 
        ret void
122
 
}