← Back to branch summary

~ubuntu-branches/ubuntu/oneiric/electric/oneiric

« back to all changes in this revision

Viewing changes to com/sun/electric/tool/simulation/test/jtagController.v

  • Committer: Bazaar Package Importer
  • Author(s): Onkar Shinde
  • Date: 2010-01-09 16:26:04 UTC
  • mfrom: (1.1.4 upstream) (3.1.6 sid)
  • Revision ID: james.westby@ubuntu.com-20100109162604-1ypvmy8ijmlc6oq7
Tags: 8.10-1
* New upstream version.
* debian/control
  - Add libjava3d-java and quilt build dependencies.
  - Update standards version to 3.8.3.
  - Add libjava3d-java as recommends to binary package.
* debian/rules
  - Use quilt patch system instead of simple patchsys.
  - Add java3d related jar files to DEB_JARS.
* debian/patches/*
  - Update as per current upstream source. Convert to quilt.
* debian/ant.properties
  - Do not disable 3D plugin anymore.
  - Use new property to disable compilation of OS X related classes.
* debian/wrappers/electric
  - Add java3d related jar files to runtime classpath.
* debian/README.source
  - Change text to the appropriate one for quilt.

Show diffs side-by-side

added added

removed removed

Lines of Context:
com/sun/electric/tool/simulation/test/jtagController.v
 
1
/*
 
2
 * jtagController.v
 
3
 *
 
4
 * Copyright (c) 2004,2005 by Sun Microsystems, Inc.
 
5
 *
 
6
 * Created on Apr 20, 2005
 
7
 */
 
8
 
 
9
/* Verilog for cell testCell{sch} from Library jtag */
 
10
/* Created on Tue April 26, 2005 11:27:36 */
 
11
/* Last revised on Tue April 26, 2005 11:29:37 */
 
12
/* Written on Tue April 26, 2005 11:30:54 by Electric VLSI Design System, version 8.02l */
 
13
 
 
14
module redFour__NMOSwk_X_1_Delay_100(g, d, s);
 
15
  input g;
 
16
  input d;
 
17
  input s;
 
18
 
 
19
  supply0 gnd;
 
20
  rtranif1 #(100) NMOSfwk_0 (d, s, g);
 
21
endmodule   /* redFour__NMOSwk_X_1_Delay_100 */
 
22
 
 
23
module redFour__PMOSwk_X_0_833_Delay_100(g, d, s);
 
24
  input g;
 
25
  input d;
 
26
  input s;
 
27
 
 
28
  supply1 vdd;
 
29
  rtranif0 #(100) PMOSfwk_0 (d, s, g);
 
30
endmodule   /* redFour__PMOSwk_X_0_833_Delay_100 */
 
31
 
 
32
module scanChainFive__scanL(in, out);
 
33
  input in;
 
34
  output out;
 
35
 
 
36
  supply1 vdd;
 
37
  supply0 gnd;
 
38
  wire net_4, net_7;
 
39
 
 
40
  redFour__NMOSwk_X_1_Delay_100 NMOSwk_0(.g(out), .d(in), .s(net_7));
 
41
  redFour__NMOSwk_X_1_Delay_100 NMOSwk_1(.g(out), .d(net_7), .s(gnd));
 
42
  redFour__PMOSwk_X_0_833_Delay_100 PMOSwk_0(.g(out), .d(net_4), .s(vdd));
 
43
  redFour__PMOSwk_X_0_833_Delay_100 PMOSwk_1(.g(out), .d(in), .s(net_4));
 
44
  not (strong0, strong1) #(100) invV_0 (out, in);
 
45
endmodule   /* scanChainFive__scanL */
 
46
 
 
47
module redFour__NMOS_X_6_667_Delay_100(g, d, s);
 
48
  input g;
 
49
  input d;
 
50
  input s;
 
51
 
 
52
  supply0 gnd;
 
53
  tranif1 #(100) NMOSf_0 (d, s, g);
 
54
endmodule   /* redFour__NMOS_X_6_667_Delay_100 */
 
55
 
 
56
module redFour__PMOS_X_3_333_Delay_100(g, d, s);
 
57
  input g;
 
58
  input d;
 
59
  input s;
 
60
 
 
61
  supply1 vdd;
 
62
  tranif0 #(100) PMOSf_0 (d, s, g);
 
63
endmodule   /* redFour__PMOS_X_3_333_Delay_100 */
 
64
 
 
65
module scanChainFive__scanP(in, src, drn);
 
66
  input in;
 
67
  input src;
 
68
  output drn;
 
69
 
 
70
  supply1 vdd;
 
71
  supply0 gnd;
 
72
  wire net_1;
 
73
 
 
74
  redFour__NMOS_X_6_667_Delay_100 NMOS_0(.g(in), .d(drn), .s(src));
 
75
  redFour__PMOS_X_3_333_Delay_100 PMOS_0(.g(net_1), .d(drn), .s(src));
 
76
  not (strong0, strong1) #(0) inv_0 (net_1, in);
 
77
endmodule   /* scanChainFive__scanP */
 
78
 
 
79
module scanChainFive__scanRL(phi1, phi2, rd, sin, sout);
 
80
  input phi1;
 
81
  input phi2;
 
82
  input rd;
 
83
  input sin;
 
84
  output sout;
 
85
 
 
86
  supply1 vdd;
 
87
  supply0 gnd;
 
88
  wire net_0, net_2, net_3;
 
89
 
 
90
  scanChainFive__scanL foo1(.in(net_2), .out(net_3));
 
91
  scanChainFive__scanL foo2(.in(net_0), .out(sout));
 
92
  scanChainFive__scanP scanP_0(.in(rd), .src(vdd), .drn(net_0));
 
93
  scanChainFive__scanP scanP_1(.in(phi1), .src(net_3), .drn(net_0));
 
94
  scanChainFive__scanP scanP_2(.in(phi2), .src(sin), .drn(net_2));
 
95
endmodule   /* scanChainFive__scanRL */
 
96
 
 
97
module jtag__BR(SDI, phi1, phi2, read, SDO);
 
98
  input SDI;
 
99
  input phi1;
 
100
  input phi2;
 
101
  input read;
 
102
  output SDO;
 
103
 
 
104
  supply1 vdd;
 
105
  supply0 gnd;
 
106
  scanChainFive__scanRL scanRL_0(.phi1(phi1), .phi2(phi2), .rd(read), 
 
107
      .sin(SDI), .sout(SDO));
 
108
endmodule   /* jtag__BR */
 
109
 
 
110
module scanChainFive__scanIRH(mclr, phi1, phi2, rd, sin, wr, dout, doutb, 
 
111
      sout);
 
112
  input mclr;
 
113
  input phi1;
 
114
  input phi2;
 
115
  input rd;
 
116
  input sin;
 
117
  input wr;
 
118
  output dout;
 
119
  output doutb;
 
120
  output sout;
 
121
 
 
122
  supply1 vdd;
 
123
  supply0 gnd;
 
124
  wire net_2, net_4, net_6, net_7;
 
125
 
 
126
  scanChainFive__scanL foo1(.in(net_6), .out(net_7));
 
127
  scanChainFive__scanL foo2(.in(net_2), .out(sout));
 
128
  scanChainFive__scanL foo3(.in(net_4), .out(doutb));
 
129
  not (strong0, strong1) #(100) invLT_0 (dout, doutb);
 
130
  scanChainFive__scanP scanP_0(.in(wr), .src(sout), .drn(net_4));
 
131
  scanChainFive__scanP scanP_1(.in(rd), .src(gnd), .drn(net_2));
 
132
  scanChainFive__scanP scanP_2(.in(mclr), .src(vdd), .drn(net_4));
 
133
  scanChainFive__scanP scanP_3(.in(phi1), .src(net_7), .drn(net_2));
 
134
  scanChainFive__scanP scanP_4(.in(phi2), .src(sin), .drn(net_6));
 
135
endmodule   /* scanChainFive__scanIRH */
 
136
 
 
137
module scanChainFive__scanIRL(mclr, phi1, phi2, rd, sin, wr, dout, doutb, 
 
138
      sout);
 
139
  input mclr;
 
140
  input phi1;
 
141
  input phi2;
 
142
  input rd;
 
143
  input sin;
 
144
  input wr;
 
145
  output dout;
 
146
  output doutb;
 
147
  output sout;
 
148
 
 
149
  supply1 vdd;
 
150
  supply0 gnd;
 
151
  wire net_2, net_3, net_4, net_6;
 
152
 
 
153
  scanChainFive__scanL foo1(.in(net_2), .out(net_3));
 
154
  scanChainFive__scanL foo2(.in(net_4), .out(sout));
 
155
  scanChainFive__scanL foo3(.in(net_6), .out(doutb));
 
156
  not (strong0, strong1) #(100) invLT_0 (dout, doutb);
 
157
  scanChainFive__scanP scanP_0(.in(rd), .src(vdd), .drn(net_4));
 
158
  scanChainFive__scanP scanP_1(.in(mclr), .src(vdd), .drn(net_6));
 
159
  scanChainFive__scanP scanP_2(.in(wr), .src(sout), .drn(net_6));
 
160
  scanChainFive__scanP scanP_3(.in(phi1), .src(net_3), .drn(net_4));
 
161
  scanChainFive__scanP scanP_4(.in(phi2), .src(sin), .drn(net_2));
 
162
endmodule   /* scanChainFive__scanIRL */
 
163
 
 
164
module jtag__IR(SDI, phi1, phi2, read, reset, write, IR, IRb, SDO);
 
165
  input SDI;
 
166
  input phi1;
 
167
  input phi2;
 
168
  input read;
 
169
  input reset;
 
170
  input write;
 
171
  output [8:1] IR;
 
172
  output [8:1] IRb;
 
173
  output SDO;
 
174
 
 
175
  supply1 vdd;
 
176
  supply0 gnd;
 
177
  wire net_1, net_2, net_3, net_4, net_5, net_6, net_7;
 
178
 
 
179
  scanChainFive__scanIRH scanIRH_0(.mclr(reset), .phi1(phi1), .phi2(phi2), 
 
180
      .rd(read), .sin(net_1), .wr(write), .dout(IR[1]), .doutb(IRb[1]), 
 
181
      .sout(SDO));
 
182
  scanChainFive__scanIRL scanIRL_0(.mclr(reset), .phi1(phi1), .phi2(phi2), 
 
183
      .rd(read), .sin(net_3), .wr(write), .dout(IR[7]), .doutb(IRb[7]), 
 
184
      .sout(net_2));
 
185
  scanChainFive__scanIRL scanIRL_1(.mclr(reset), .phi1(phi1), .phi2(phi2), 
 
186
      .rd(read), .sin(net_5), .wr(write), .dout(IR[5]), .doutb(IRb[5]), 
 
187
      .sout(net_4));
 
188
  scanChainFive__scanIRL scanIRL_2(.mclr(reset), .phi1(phi1), .phi2(phi2), 
 
189
      .rd(read), .sin(net_2), .wr(write), .dout(IR[6]), .doutb(IRb[6]), 
 
190
      .sout(net_5));
 
191
  scanChainFive__scanIRL scanIRL_3(.mclr(reset), .phi1(phi1), .phi2(phi2), 
 
192
      .rd(read), .sin(net_7), .wr(write), .dout(IR[3]), .doutb(IRb[3]), 
 
193
      .sout(net_6));
 
194
  scanChainFive__scanIRL scanIRL_4(.mclr(reset), .phi1(phi1), .phi2(phi2), 
 
195
      .rd(read), .sin(net_6), .wr(write), .dout(IR[2]), .doutb(IRb[2]), 
 
196
      .sout(net_1));
 
197
  scanChainFive__scanIRL scanIRL_5(.mclr(reset), .phi1(phi1), .phi2(phi2), 
 
198
      .rd(read), .sin(net_4), .wr(write), .dout(IR[4]), .doutb(IRb[4]), 
 
199
      .sout(net_7));
 
200
  scanChainFive__scanIRL scanIRL_6(.mclr(reset), .phi1(phi1), .phi2(phi2), 
 
201
      .rd(read), .sin(SDI), .wr(write), .dout(IR[8]), .doutb(IRb[8]), 
 
202
      .sout(net_3));
 
203
endmodule   /* jtag__IR */
 
204
 
 
205
module redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1(ina, inb, 
 
206
      out);
 
207
  input ina;
 
208
  input inb;
 
209
  output out;
 
210
 
 
211
  supply1 vdd;
 
212
  supply0 gnd;
 
213
  nor (strong0, strong1) #(100) nor2_0 (out, ina, inb);
 
214
endmodule   /* redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 */
 
215
 
 
216
module jtag__IRdecode(IR, IRb, Bypass, ExTest, SamplePreload, ScanPath);
 
217
  input [4:1] IR;
 
218
  input [4:1] IRb;
 
219
  output Bypass;
 
220
  output ExTest;
 
221
  output SamplePreload;
 
222
  output [12:0] ScanPath;
 
223
 
 
224
  supply1 vdd;
 
225
  supply0 gnd;
 
226
  wire H00, H01, H10, H11, L00, L01, L10, L11, net_19, net_21, net_23, net_25;
 
227
  wire net_26, net_27, net_28, net_29, net_30, net_31, net_32, net_33, net_34;
 
228
  wire net_35, net_36, net_37;
 
229
 
 
230
  not (strong0, strong1) #(100) inv_0 (Bypass, net_19);
 
231
  not (strong0, strong1) #(100) inv_1 (SamplePreload, net_21);
 
232
  not (strong0, strong1) #(100) inv_2 (ExTest, net_23);
 
233
  not (strong0, strong1) #(100) inv_3 (ScanPath[12], net_25);
 
234
  not (strong0, strong1) #(100) inv_4 (ScanPath[11], net_26);
 
235
  not (strong0, strong1) #(100) inv_5 (ScanPath[10], net_27);
 
236
  not (strong0, strong1) #(100) inv_6 (ScanPath[9], net_28);
 
237
  not (strong0, strong1) #(100) inv_7 (ScanPath[8], net_29);
 
238
  not (strong0, strong1) #(100) inv_8 (ScanPath[7], net_30);
 
239
  not (strong0, strong1) #(100) inv_9 (ScanPath[6], net_31);
 
240
  not (strong0, strong1) #(100) inv_10 (ScanPath[5], net_32);
 
241
  not (strong0, strong1) #(100) inv_11 (ScanPath[4], net_33);
 
242
  not (strong0, strong1) #(100) inv_12 (ScanPath[3], net_34);
 
243
  not (strong0, strong1) #(100) inv_13 (ScanPath[2], net_35);
 
244
  not (strong0, strong1) #(100) inv_14 (ScanPath[1], net_36);
 
245
  not (strong0, strong1) #(100) inv_15 (ScanPath[0], net_37);
 
246
  nand (strong0, strong1) #(100) nand2_0 (net_19, L11, H11);
 
247
  nand (strong0, strong1) #(100) nand2_1 (net_21, L10, H11);
 
248
  nand (strong0, strong1) #(100) nand2_2 (net_23, L01, H11);
 
249
  nand (strong0, strong1) #(100) nand2_3 (net_25, L00, H11);
 
250
  nand (strong0, strong1) #(100) nand2_4 (net_26, L11, H10);
 
251
  nand (strong0, strong1) #(100) nand2_5 (net_27, L10, H10);
 
252
  nand (strong0, strong1) #(100) nand2_6 (net_28, L01, H10);
 
253
  nand (strong0, strong1) #(100) nand2_7 (net_29, L00, H10);
 
254
  nand (strong0, strong1) #(100) nand2_8 (net_30, L11, H01);
 
255
  nand (strong0, strong1) #(100) nand2_9 (net_31, L10, H01);
 
256
  nand (strong0, strong1) #(100) nand2_10 (net_32, L01, H01);
 
257
  nand (strong0, strong1) #(100) nand2_11 (net_33, L00, H01);
 
258
  nand (strong0, strong1) #(100) nand2_12 (net_34, L11, H00);
 
259
  nand (strong0, strong1) #(100) nand2_13 (net_35, L10, H00);
 
260
  nand (strong0, strong1) #(100) nand2_14 (net_36, L01, H00);
 
261
  nand (strong0, strong1) #(100) nand2_15 (net_37, L00, H00);
 
262
  redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 
 
263
      nor2n_0(.ina(IR[1]), .inb(IR[2]), .out(L00));
 
264
  redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 
 
265
      nor2n_1(.ina(IRb[1]), .inb(IR[2]), .out(L01));
 
266
  redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 
 
267
      nor2n_2(.ina(IR[1]), .inb(IRb[2]), .out(L10));
 
268
  redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 
 
269
      nor2n_3(.ina(IRb[1]), .inb(IRb[2]), .out(L11));
 
270
  redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 
 
271
      nor2n_4(.ina(IR[3]), .inb(IR[4]), .out(H00));
 
272
  redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 
 
273
      nor2n_5(.ina(IRb[3]), .inb(IR[4]), .out(H01));
 
274
  redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 
 
275
      nor2n_6(.ina(IR[3]), .inb(IRb[4]), .out(H10));
 
276
  redFour__nor2n_X_3_Delay_100_drive0_strong0_drive1_strong1 
 
277
      nor2n_7(.ina(IRb[3]), .inb(IRb[4]), .out(H11));
 
278
endmodule   /* jtag__IRdecode */
 
279
 
 
280
module redFour__PMOSwk_X_0_222_Delay_100(g, d, s);
 
281
  input g;
 
282
  input d;
 
283
  input s;
 
284
 
 
285
  supply1 vdd;
 
286
  rtranif0 #(100) PMOSfwk_0 (d, s, g);
 
287
endmodule   /* redFour__PMOSwk_X_0_222_Delay_100 */
 
288
 
 
289
module jtag__clockGen(clk, phi1_fb, phi2_fb, phi1_out, phi2_out);
 
290
  input clk;
 
291
  input phi1_fb;
 
292
  input phi2_fb;
 
293
  output phi1_out;
 
294
  output phi2_out;
 
295
 
 
296
  supply1 vdd;
 
297
  supply0 gnd;
 
298
  wire net_0, net_1, net_3, net_4, net_6;
 
299
 
 
300
  not (strong0, strong1) #(100) inv_0 (phi2_out, net_3);
 
301
  not (strong0, strong1) #(100) inv_1 (phi1_out, net_6);
 
302
  not (strong0, strong1) #(100) inv_2 (net_4, clk);
 
303
  not (strong0, strong1) #(100) invLT_0 (net_0, phi1_fb);
 
304
  not (strong0, strong1) #(100) invLT_1 (net_1, phi2_fb);
 
305
  nand (strong0, strong1) #(100) nand2_0 (net_3, net_0, net_4);
 
306
  nand (strong0, strong1) #(100) nand2_1 (net_6, net_1, clk);
 
307
endmodule   /* jtag__clockGen */
 
308
 
 
309
module jtag__capture_ctl(capture, phi2, sel, out, phi1);
 
310
  input capture;
 
311
  input phi2;
 
312
  input sel;
 
313
  output out;
 
314
  input phi1;
 
315
 
 
316
  supply1 vdd;
 
317
  supply0 gnd;
 
318
  wire net_1, net_2, net_3, net_4;
 
319
 
 
320
  scanChainFive__scanL foo(.in(net_2), .out(net_3));
 
321
  not (strong0, strong1) #(100) inv_0 (net_1, capture);
 
322
  not (strong0, strong1) #(100) inv_1 (out, net_4);
 
323
  nand (strong0, strong1) #(100) nand3_0 (net_4, sel, net_3, phi1);
 
324
  scanChainFive__scanP scanP_0(.in(phi2), .src(net_1), .drn(net_2));
 
325
endmodule   /* jtag__capture_ctl */
 
326
 
 
327
module jtag__shift_ctl(phi1_fb, phi2_fb, sel, shift, phi1_out, phi2_out, 
 
328
      phi1_in, phi2_in);
 
329
  input phi1_fb;
 
330
  input phi2_fb;
 
331
  input sel;
 
332
  input shift;
 
333
  output phi1_out;
 
334
  output phi2_out;
 
335
  input phi1_in;
 
336
  input phi2_in;
 
337
 
 
338
  supply1 vdd;
 
339
  supply0 gnd;
 
340
  wire net_1, net_2, net_3, net_4, net_7;
 
341
 
 
342
  jtag__clockGen clockGen_0(.clk(net_7), .phi1_fb(phi1_fb), .phi2_fb(phi2_fb), 
 
343
      .phi1_out(phi1_out), .phi2_out(phi2_out));
 
344
  scanChainFive__scanL foo(.in(net_2), .out(net_3));
 
345
  not (strong0, strong1) #(100) inv_0 (net_7, net_4);
 
346
  not (strong0, strong1) #(100) inv_1 (net_1, shift);
 
347
  nand (strong0, strong1) #(100) nand3_0 (net_4, sel, net_3, phi1_in);
 
348
  scanChainFive__scanP scanP_0(.in(phi2_in), .src(net_1), .drn(net_2));
 
349
endmodule   /* jtag__shift_ctl */
 
350
 
 
351
module jtag__update_ctl(sel, update, out, phi2);
 
352
  input sel;
 
353
  input update;
 
354
  output out;
 
355
  input phi2;
 
356
 
 
357
  supply1 vdd;
 
358
  supply0 gnd;
 
359
  wire net_1;
 
360
 
 
361
  not (strong0, strong1) #(100) inv_0 (out, net_1);
 
362
  nand (strong0, strong1) #(100) nand3_0 (net_1, sel, update, phi2);
 
363
endmodule   /* jtag__update_ctl */
 
364
 
 
365
module jtag__jtagIRControl(capture, phi1_fb, phi1_in, phi2_fb, phi2_in, shift, 
 
366
      update, phi1_out, phi2_out, read, write);
 
367
  input capture;
 
368
  input phi1_fb;
 
369
  input phi1_in;
 
370
  input phi2_fb;
 
371
  input phi2_in;
 
372
  input shift;
 
373
  input update;
 
374
  output phi1_out;
 
375
  output phi2_out;
 
376
  output read;
 
377
  output write;
 
378
 
 
379
  supply1 vdd;
 
380
  supply0 gnd;
 
381
  jtag__capture_ctl capture__0(.capture(capture), .phi2(phi2_in), .sel(vdd), 
 
382
      .out(read), .phi1(phi1_in));
 
383
  jtag__shift_ctl shift_ct_0(.phi1_fb(phi1_fb), .phi2_fb(phi2_fb), .sel(vdd), 
 
384
      .shift(shift), .phi1_out(phi1_out), .phi2_out(phi2_out), 
 
385
      .phi1_in(phi1_in), .phi2_in(phi2_in));
 
386
  jtag__update_ctl update_c_0(.sel(vdd), .update(update), .out(write), 
 
387
      .phi2(phi2_in));
 
388
endmodule   /* jtag__jtagIRControl */
 
389
 
 
390
module redFour__NMOS_X_8_Delay_100(g, d, s);
 
391
  input g;
 
392
  input d;
 
393
  input s;
 
394
 
 
395
  supply0 gnd;
 
396
  tranif1 #(100) NMOSf_0 (d, s, g);
 
397
endmodule   /* redFour__NMOS_X_8_Delay_100 */
 
398
 
 
399
module redFour__PMOS_X_4_Delay_100(g, d, s);
 
400
  input g;
 
401
  input d;
 
402
  input s;
 
403
 
 
404
  supply1 vdd;
 
405
  tranif0 #(100) PMOSf_0 (d, s, g);
 
406
endmodule   /* redFour__PMOS_X_4_Delay_100 */
 
407
 
 
408
module jtag__tsinvBig(Din, en, enb, Dout);
 
409
  input Din;
 
410
  input en;
 
411
  input enb;
 
412
  output Dout;
 
413
 
 
414
  supply1 vdd;
 
415
  supply0 gnd;
 
416
  wire net_13, net_14, net_22, net_23;
 
417
 
 
418
  redFour__NMOS_X_8_Delay_100 NMOS_0(.g(Din), .d(net_13), .s(gnd));
 
419
  redFour__NMOS_X_8_Delay_100 NMOS_1(.g(en), .d(Dout), .s(net_13));
 
420
  redFour__NMOS_X_8_Delay_100 NMOS_2(.g(en), .d(Dout), .s(net_23));
 
421
  redFour__NMOS_X_8_Delay_100 NMOS_3(.g(Din), .d(net_23), .s(gnd));
 
422
  redFour__PMOS_X_4_Delay_100 PMOS_0(.g(enb), .d(Dout), .s(net_14));
 
423
  redFour__PMOS_X_4_Delay_100 PMOS_1(.g(Din), .d(net_14), .s(vdd));
 
424
  redFour__PMOS_X_4_Delay_100 PMOS_2(.g(enb), .d(Dout), .s(net_22));
 
425
  redFour__PMOS_X_4_Delay_100 PMOS_3(.g(Din), .d(net_22), .s(vdd));
 
426
endmodule   /* jtag__tsinvBig */
 
427
 
 
428
module jtag__jtagScanControl(TDI, capture, phi1_fb, phi1_in, phi2_fb, phi2_in, 
 
429
      sel, shift, update, TDO, phi1_out, phi2_out, read, write);
 
430
  input TDI;
 
431
  input capture;
 
432
  input phi1_fb;
 
433
  input phi1_in;
 
434
  input phi2_fb;
 
435
  input phi2_in;
 
436
  input sel;
 
437
  input shift;
 
438
  input update;
 
439
  output TDO;
 
440
  output phi1_out;
 
441
  output phi2_out;
 
442
  output read;
 
443
  output write;
 
444
 
 
445
  supply1 vdd;
 
446
  supply0 gnd;
 
447
  wire net_0, net_2;
 
448
 
 
449
  jtag__capture_ctl capture__0(.capture(capture), .phi2(phi2_in), .sel(sel), 
 
450
      .out(read), .phi1(phi1_in));
 
451
  not (strong0, strong1) #(100) inv_0 (net_2, sel);
 
452
  not (strong0, strong1) #(100) inv_1 (net_0, TDI);
 
453
  jtag__shift_ctl shift_ct_0(.phi1_fb(phi1_fb), .phi2_fb(phi2_fb), .sel(sel), 
 
454
      .shift(shift), .phi1_out(phi1_out), .phi2_out(phi2_out), 
 
455
      .phi1_in(phi1_in), .phi2_in(phi2_in));
 
456
  jtag__tsinvBig tsinvBig_0(.Din(net_0), .en(sel), .enb(net_2), .Dout(TDO));
 
457
  jtag__update_ctl update_c_0(.sel(sel), .update(update), .out(write), 
 
458
      .phi2(phi2_in));
 
459
endmodule   /* jtag__jtagScanControl */
 
460
 
 
461
module redFour__NMOS_X_5_667_Delay_100(g, d, s);
 
462
  input g;
 
463
  input d;
 
464
  input s;
 
465
 
 
466
  supply0 gnd;
 
467
  tranif1 #(100) NMOSf_0 (d, s, g);
 
468
endmodule   /* redFour__NMOS_X_5_667_Delay_100 */
 
469
 
 
470
module redFour__PMOS_X_2_833_Delay_100(g, d, s);
 
471
  input g;
 
472
  input d;
 
473
  input s;
 
474
 
 
475
  supply1 vdd;
 
476
  tranif0 #(100) PMOSf_0 (d, s, g);
 
477
endmodule   /* redFour__PMOS_X_2_833_Delay_100 */
 
478
 
 
479
module jtag__tsinv(Din, Dout, en, enb);
 
480
  input Din;
 
481
  input Dout;
 
482
  input en;
 
483
  input enb;
 
484
 
 
485
  supply1 vdd;
 
486
  supply0 gnd;
 
487
  wire net_1, net_2;
 
488
 
 
489
  redFour__NMOS_X_5_667_Delay_100 NMOS_0(.g(Din), .d(net_1), .s(gnd));
 
490
  redFour__NMOS_X_5_667_Delay_100 NMOS_1(.g(en), .d(Dout), .s(net_1));
 
491
  redFour__PMOS_X_2_833_Delay_100 PMOS_0(.g(Din), .d(net_2), .s(vdd));
 
492
  redFour__PMOS_X_2_833_Delay_100 PMOS_1(.g(enb), .d(Dout), .s(net_2));
 
493
endmodule   /* jtag__tsinv */
 
494
 
 
495
module jtag__mux2_phi2(Din0, Din1, phi2, sel, Dout);
 
496
  input Din0;
 
497
  input Din1;
 
498
  input phi2;
 
499
  input sel;
 
500
  output Dout;
 
501
 
 
502
  supply1 vdd;
 
503
  supply0 gnd;
 
504
  wire net_1, net_2, net_3, net_5, net_6;
 
505
 
 
506
  not (strong0, strong1) #(100) inv_0 (net_5, sel);
 
507
  not (strong0, strong1) #(100) inv_1 (net_1, net_6);
 
508
  not (strong0, strong1) #(100) inv_2 (Dout, net_3);
 
509
  scanChainFive__scanL scanL_0(.in(net_2), .out(net_3));
 
510
  scanChainFive__scanP scanP_0(.in(phi2), .src(net_1), .drn(net_2));
 
511
  jtag__tsinv tsinv_0(.Din(Din0), .Dout(net_6), .en(net_5), .enb(sel));
 
512
  jtag__tsinv tsinv_1(.Din(Din1), .Dout(net_6), .en(sel), .enb(net_5));
 
513
endmodule   /* jtag__mux2_phi2 */
 
514
 
 
515
module jtag__scanAmp1w1648(in, out);
 
516
  input in;
 
517
  output out;
 
518
 
 
519
  supply1 vdd;
 
520
  supply0 gnd;
 
521
  wire net_0;
 
522
 
 
523
  tranif1 nmos_0(gnd, net_0, in);
 
524
  tranif1 nmos_1(gnd, out, net_0);
 
525
  tranif0 pmos_0(net_0, vdd, in);
 
526
  tranif0 pmos_1(out, vdd, net_0);
 
527
endmodule   /* jtag__scanAmp1w1648 */
 
528
 
 
529
module redFour__nand2n_X_3_5_Delay_100_drive0_strong0_drive1_strong1(ina, inb, 
 
530
      out);
 
531
  input ina;
 
532
  input inb;
 
533
  output out;
 
534
 
 
535
  supply1 vdd;
 
536
  supply0 gnd;
 
537
  nand (strong0, strong1) #(100) nand2_0 (out, ina, inb);
 
538
endmodule   /* redFour__nand2n_X_3_5_Delay_100_drive0_strong0_drive1_strong1 */
 
539
 
 
540
module redFour__nand2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1(ina, inb, 
 
541
      out);
 
542
  input ina;
 
543
  input inb;
 
544
  output out;
 
545
 
 
546
  supply1 vdd;
 
547
  supply0 gnd;
 
548
  nand (strong0, strong1) #(100) nand2_0 (out, ina, inb);
 
549
endmodule   /* redFour__nand2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 */
 
550
 
 
551
module redFour__nor2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1(ina, inb, 
 
552
      out);
 
553
  input ina;
 
554
  input inb;
 
555
  output out;
 
556
 
 
557
  supply1 vdd;
 
558
  supply0 gnd;
 
559
  nor (strong0, strong1) #(100) nor2_0 (out, ina, inb);
 
560
endmodule   /* redFour__nor2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 */
 
561
 
 
562
module orangeTSMC180nm__wire_R_26m_100_C_0_025f(a);
 
563
  input a;
 
564
 
 
565
  supply0 gnd;
 
566
endmodule   /* orangeTSMC180nm__wire_R_26m_100_C_0_025f */
 
567
 
 
568
module orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_100(a);
 
569
  input a;
 
570
 
 
571
  supply0 gnd;
 
572
  orangeTSMC180nm__wire_R_26m_100_C_0_025f wire_0(.a(a));
 
573
endmodule   /* orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_100 */
 
574
 
 
575
module jtag__o2a(inAa, inAb, inOb, out);
 
576
  input inAa;
 
577
  input inAb;
 
578
  input inOb;
 
579
  output out;
 
580
 
 
581
  supply1 vdd;
 
582
  supply0 gnd;
 
583
  wire net_0;
 
584
 
 
585
  nor (strong0, strong1) #(100) nor2_0 (net_0, inAa, inAb);
 
586
  redFour__nor2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
587
      nor2n_0(.ina(inOb), .inb(net_0), .out(out));
 
588
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_100 wire180_0(.a(net_0));
 
589
endmodule   /* jtag__o2a */
 
590
 
 
591
module orangeTSMC180nm__wire_R_26m_500_C_0_025f(a);
 
592
  input a;
 
593
 
 
594
  supply0 gnd;
 
595
endmodule   /* orangeTSMC180nm__wire_R_26m_500_C_0_025f */
 
596
 
 
597
module orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_500(a);
 
598
  input a;
 
599
 
 
600
  supply0 gnd;
 
601
  orangeTSMC180nm__wire_R_26m_500_C_0_025f wire_0(.a(a));
 
602
endmodule   /* orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_500 */
 
603
 
 
604
module jtag__slaveBit(din, phi2, slave);
 
605
  input din;
 
606
  input phi2;
 
607
  output slave;
 
608
 
 
609
  supply1 vdd;
 
610
  supply0 gnd;
 
611
  wire net_6, net_7;
 
612
 
 
613
  not (strong0, strong1) #(100) inv_0 (slave, net_7);
 
614
  scanChainFive__scanL scanL_0(.in(net_6), .out(net_7));
 
615
  scanChainFive__scanP scanP_0(.in(phi2), .src(din), .drn(net_6));
 
616
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_500 wire180_0(.a(slave));
 
617
endmodule   /* jtag__slaveBit */
 
618
 
 
619
module redFour__NMOS_X_1_667_Delay_100(g, d, s);
 
620
  input g;
 
621
  input d;
 
622
  input s;
 
623
 
 
624
  supply0 gnd;
 
625
  tranif1 #(100) NMOSf_0 (d, s, g);
 
626
endmodule   /* redFour__NMOS_X_1_667_Delay_100 */
 
627
 
 
628
module orangeTSMC180nm__wire_R_26m_750_C_0_025f(a);
 
629
  input a;
 
630
 
 
631
  supply0 gnd;
 
632
endmodule   /* orangeTSMC180nm__wire_R_26m_750_C_0_025f */
 
633
 
 
634
module orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_750(a);
 
635
  input a;
 
636
 
 
637
  supply0 gnd;
 
638
  orangeTSMC180nm__wire_R_26m_750_C_0_025f wire_0(.a(a));
 
639
endmodule   /* orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_750 */
 
640
 
 
641
module orangeTSMC180nm__wire_R_26m_1000_C_0_025f(a);
 
642
  input a;
 
643
 
 
644
  supply0 gnd;
 
645
endmodule   /* orangeTSMC180nm__wire_R_26m_1000_C_0_025f */
 
646
 
 
647
module orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_1000(a);
 
648
  input a;
 
649
 
 
650
  supply0 gnd;
 
651
  orangeTSMC180nm__wire_R_26m_1000_C_0_025f wire_0(.a(a));
 
652
endmodule   /* orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_1000 */
 
653
 
 
654
module jtag__stateBit(next, phi1, phi2, rst, master, slave, slaveBar);
 
655
  input next;
 
656
  input phi1;
 
657
  input phi2;
 
658
  input rst;
 
659
  output master;
 
660
  output slave;
 
661
  output slaveBar;
 
662
 
 
663
  supply1 vdd;
 
664
  supply0 gnd;
 
665
  wire net_12, net_13, net_14, net_17;
 
666
 
 
667
  redFour__NMOS_X_1_667_Delay_100 NMOS_0(.g(rst), .d(net_12), .s(gnd));
 
668
  not (strong0, strong1) #(100) inv_0 (slave, slaveBar);
 
669
  not (strong0, strong1) #(100) inv_1 (slaveBar, net_17);
 
670
  not (strong0, strong1) #(100) inv_2 (master, net_13);
 
671
  scanChainFive__scanL scanL_0(.in(net_12), .out(net_13));
 
672
  scanChainFive__scanL scanL_1(.in(net_14), .out(net_17));
 
673
  scanChainFive__scanP scanP_0(.in(phi1), .src(next), .drn(net_12));
 
674
  scanChainFive__scanP scanP_1(.in(phi2), .src(net_13), .drn(net_14));
 
675
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_750 wire180_0(.a(master));
 
676
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_1000 wire180_1(.a(slave));
 
677
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_500 
 
678
      wire180_2(.a(slaveBar));
 
679
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_100 wire180_3(.a(next));
 
680
endmodule   /* jtag__stateBit */
 
681
 
 
682
module redFour__PMOS_X_1_5_Delay_100(g, d, s);
 
683
  input g;
 
684
  input d;
 
685
  input s;
 
686
 
 
687
  supply1 vdd;
 
688
  tranif0 #(100) PMOSf_0 (d, s, g);
 
689
endmodule   /* redFour__PMOS_X_1_5_Delay_100 */
 
690
 
 
691
module jtag__stateBitHI(next, phi1, phi2, rstb, master, slave, slaveBar);
 
692
  input next;
 
693
  input phi1;
 
694
  input phi2;
 
695
  input rstb;
 
696
  output master;
 
697
  output slave;
 
698
  output slaveBar;
 
699
 
 
700
  supply1 vdd;
 
701
  supply0 gnd;
 
702
  wire net_10, net_11, net_12, net_15;
 
703
 
 
704
  redFour__PMOS_X_1_5_Delay_100 PMOS_0(.g(rstb), .d(net_12), .s(vdd));
 
705
  not (strong0, strong1) #(100) inv_0 (slave, slaveBar);
 
706
  not (strong0, strong1) #(100) inv_1 (slaveBar, net_15);
 
707
  not (strong0, strong1) #(100) inv_2 (master, net_10);
 
708
  scanChainFive__scanL scanL_0(.in(net_12), .out(net_10));
 
709
  scanChainFive__scanL scanL_1(.in(net_11), .out(net_15));
 
710
  scanChainFive__scanP scanP_0(.in(phi1), .src(next), .drn(net_12));
 
711
  scanChainFive__scanP scanP_1(.in(phi2), .src(net_10), .drn(net_11));
 
712
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_1000 wire180_0(.a(slave));
 
713
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_500 
 
714
      wire180_1(.a(slaveBar));
 
715
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_100 wire180_2(.a(next));
 
716
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_750 wire180_3(.a(master));
 
717
endmodule   /* jtag__stateBitHI */
 
718
 
 
719
module orangeTSMC180nm__wire_R_26m_675_C_0_025f(a);
 
720
  input a;
 
721
 
 
722
  supply0 gnd;
 
723
endmodule   /* orangeTSMC180nm__wire_R_26m_675_C_0_025f */
 
724
 
 
725
module orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_675(a);
 
726
  input a;
 
727
 
 
728
  supply0 gnd;
 
729
  orangeTSMC180nm__wire_R_26m_675_C_0_025f wire_0(.a(a));
 
730
endmodule   /* orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_675 */
 
731
 
 
732
module orangeTSMC180nm__wire_R_26m_1500_C_0_025f(a);
 
733
  input a;
 
734
 
 
735
  supply0 gnd;
 
736
endmodule   /* orangeTSMC180nm__wire_R_26m_1500_C_0_025f */
 
737
 
 
738
module orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_1500(a);
 
739
  input a;
 
740
 
 
741
  supply0 gnd;
 
742
  orangeTSMC180nm__wire_R_26m_1500_C_0_025f wire_0(.a(a));
 
743
endmodule   /* orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_1500 */
 
744
 
 
745
module jtag__tapCtlJKL(TMS, TRSTb, phi1, phi2, CapDR, CapIR, Idle, PauseDR, 
 
746
      PauseIR, Reset, Reset_s, SelDR, SelIR, ShftDR, ShftIR, UpdDR, UpdIR, 
 
747
      X1DR, X1IR, X2DR, X2IR);
 
748
  input TMS;
 
749
  input TRSTb;
 
750
  input phi1;
 
751
  input phi2;
 
752
  output CapDR;
 
753
  output CapIR;
 
754
  output Idle;
 
755
  output PauseDR;
 
756
  output PauseIR;
 
757
  output Reset;
 
758
  output Reset_s;
 
759
  output SelDR;
 
760
  output SelIR;
 
761
  output ShftDR;
 
762
  output ShftIR;
 
763
  output UpdDR;
 
764
  output UpdIR;
 
765
  output X1DR;
 
766
  output X1IR;
 
767
  output X2DR;
 
768
  output X2IR;
 
769
 
 
770
  supply1 vdd;
 
771
  supply0 gnd;
 
772
  wire net_0, net_2, net_4, net_6, net_12, net_13, net_14, net_15, net_16;
 
773
  wire net_17, net_18, net_19, net_20, net_22, net_23, net_24, net_25, net_26;
 
774
  wire net_28, net_29, net_31, net_32, net_34, net_40, net_43, net_44, net_48;
 
775
  wire net_50, net_52, net_54, net_55, net_56, net_58, net_59, net_60, net_64;
 
776
  wire net_67, net_68, net_70, net_71, net_72, net_74, net_75, net_76, net_79;
 
777
  wire net_80, rst, stateBit_1_slave, stateBit_5_slaveBar, stateBit_6_slaveBar;
 
778
  wire stateBit_9_slaveBar, stateBit_10_slaveBar, stateBit_11_slave;
 
779
  wire stateBit_12_slave;
 
780
 
 
781
  not (strong0, strong1) #(100) inv_0 (rst, TRSTb);
 
782
  not (strong0, strong1) #(100) inv_1 (net_24, net_12);
 
783
  redFour__nand2n_X_3_5_Delay_100_drive0_strong0_drive1_strong1 
 
784
      nand2n_0(.ina(net_13), .inb(net_14), .out(net_0));
 
785
  redFour__nand2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
786
      nand2n_1(.ina(net_15), .inb(net_16), .out(net_4));
 
787
  redFour__nand2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
788
      nand2n_2(.ina(net_17), .inb(net_18), .out(net_2));
 
789
  redFour__nand2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
790
      nand2n_3(.ina(net_19), .inb(net_20), .out(net_6));
 
791
  redFour__nor2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
792
      nor2n_0(.ina(net_12), .inb(net_23), .out(net_22));
 
793
  redFour__nor2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
794
      nor2n_1(.ina(net_24), .inb(net_26), .out(net_25));
 
795
  redFour__nor2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
796
      nor2n_2(.ina(net_24), .inb(net_29), .out(net_28));
 
797
  redFour__nor2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
798
      nor2n_3(.ina(net_24), .inb(net_32), .out(net_31));
 
799
  redFour__nor2n_X_1_25_Delay_100_drive0_strong0_drive1_strong1 
 
800
      nor2n_4(.ina(net_12), .inb(net_26), .out(net_34));
 
801
  jtag__o2a o2a_0(.inAa(net_2), .inAb(net_43), .inOb(net_12), .out(net_40));
 
802
  jtag__o2a o2a_1(.inAa(net_6), .inAb(net_0), .inOb(net_12), .out(net_44));
 
803
  jtag__o2a o2a_2(.inAa(net_50), .inAb(net_0), .inOb(net_24), .out(net_48));
 
804
  jtag__o2a o2a_3(.inAa(net_54), .inAb(net_55), .inOb(net_12), .out(net_52));
 
805
  jtag__o2a o2a_4(.inAa(net_58), .inAb(net_59), .inOb(net_12), .out(net_56));
 
806
  jtag__o2a o2a_5(.inAa(net_58), .inAb(net_43), .inOb(net_24), .out(net_60));
 
807
  jtag__o2a o2a_6(.inAa(net_54), .inAb(net_67), .inOb(net_24), .out(net_64));
 
808
  jtag__o2a o2a_7(.inAa(net_70), .inAb(net_71), .inOb(net_24), .out(net_68));
 
809
  jtag__o2a o2a_8(.inAa(net_74), .inAb(net_75), .inOb(net_24), .out(net_72));
 
810
  jtag__o2a o2a_9(.inAa(Reset_s), .inAb(net_79), .inOb(net_24), .out(net_76));
 
811
  jtag__o2a o2a_10(.inAa(net_4), .inAb(net_67), .inOb(net_12), .out(net_80));
 
812
  jtag__slaveBit slaveBit_0(.din(TMS), .phi2(phi2), .slave(net_12));
 
813
  jtag__stateBit stateBit_0(.next(net_25), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
814
      .master(SelIR), .slave(net_79), .slaveBar(net_23));
 
815
  jtag__stateBit stateBit_1(.next(net_48), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
816
      .master(SelDR), .slave(stateBit_1_slave), .slaveBar(net_26));
 
817
  jtag__stateBit stateBit_2(.next(net_34), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
818
      .master(CapDR), .slave(net_75), .slaveBar(net_16));
 
819
  jtag__stateBit stateBit_3(.next(net_22), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
820
      .master(CapIR), .slave(net_71), .slaveBar(net_18));
 
821
  jtag__stateBit stateBit_4(.next(net_44), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
822
      .master(Idle), .slave(net_50), .slaveBar(net_20));
 
823
  jtag__stateBit stateBit_5(.next(net_68), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
824
      .master(X1IR), .slave(net_58), .slaveBar(stateBit_5_slaveBar));
 
825
  jtag__stateBit stateBit_6(.next(net_72), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
826
      .master(X1DR), .slave(net_54), .slaveBar(stateBit_6_slaveBar));
 
827
  jtag__stateBit stateBit_7(.next(net_80), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
828
      .master(ShftDR), .slave(net_74), .slaveBar(net_15));
 
829
  jtag__stateBit stateBit_8(.next(net_40), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
830
      .master(ShftIR), .slave(net_70), .slaveBar(net_17));
 
831
  jtag__stateBit stateBit_9(.next(net_28), .phi1(phi1), .phi2(phi2), .rst(rst), 
 
832
      .master(X2IR), .slave(net_43), .slaveBar(stateBit_9_slaveBar));
 
833
  jtag__stateBit stateBit_10(.next(net_31), .phi1(phi1), .phi2(phi2), 
 
834
      .rst(rst), .master(X2DR), .slave(net_67), 
 
835
      .slaveBar(stateBit_10_slaveBar));
 
836
  jtag__stateBit stateBit_11(.next(net_64), .phi1(phi1), .phi2(phi2), 
 
837
      .rst(rst), .master(UpdDR), .slave(stateBit_11_slave), 
 
838
      .slaveBar(net_14));
 
839
  jtag__stateBit stateBit_12(.next(net_60), .phi1(phi1), .phi2(phi2), 
 
840
      .rst(rst), .master(UpdIR), .slave(stateBit_12_slave), 
 
841
      .slaveBar(net_13));
 
842
  jtag__stateBit stateBit_13(.next(net_56), .phi1(phi1), .phi2(phi2), 
 
843
      .rst(rst), .master(PauseIR), .slave(net_59), .slaveBar(net_29));
 
844
  jtag__stateBit stateBit_14(.next(net_52), .phi1(phi1), .phi2(phi2), 
 
845
      .rst(rst), .master(PauseDR), .slave(net_55), .slaveBar(net_32));
 
846
  jtag__stateBitHI stateBit_15(.next(net_76), .phi1(phi1), .phi2(phi2), 
 
847
      .rstb(TRSTb), .master(Reset), .slave(Reset_s), .slaveBar(net_19));
 
848
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_100 wire180_0(.a(net_4));
 
849
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_100 wire180_1(.a(net_2));
 
850
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_100 wire180_2(.a(net_6));
 
851
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_675 wire180_3(.a(net_0));
 
852
  orangeTSMC180nm__wire180_width_3_layer_1_LEWIRE_1_1500 wire180_4(.a(rst));
 
853
endmodule   /* jtag__tapCtlJKL */
 
854
 
 
855
module jtag__jtagControl(TCK, TDI, TDIx, TMS, TRSTb, phi1_fb, phi2_fb, Cap, 
 
856
      ExTest, SelBS, SelDR, Shft, TDOb, Upd, phi1, phi2);
 
857
  input TCK;
 
858
  input TDI;
 
859
  input TDIx;
 
860
  input TMS;
 
861
  input TRSTb;
 
862
  input phi1_fb;
 
863
  input phi2_fb;
 
864
  output Cap;
 
865
  output ExTest;
 
866
  output SelBS;
 
867
  output [12:0] SelDR;
 
868
  output Shft;
 
869
  output TDOb;
 
870
  output Upd;
 
871
  output phi1;
 
872
  output phi2;
 
873
 
 
874
  supply1 vdd;
 
875
  supply0 gnd;
 
876
  wire jtagScan_0_write, net_0, net_1, net_2, net_3, net_6, net_8, net_10;
 
877
  wire net_33, net_35, net_37, net_38, net_41, net_47, net_48, net_50, net_51;
 
878
  wire net_52, net_55, net_56, net_62, net_64, net_68, net_73, net_75, net_79;
 
879
  wire net_97, net_99, net_103, net_128, tapCtlJK_0_Idle, tapCtlJK_0_PauseDR;
 
880
  wire tapCtlJK_0_PauseIR, tapCtlJK_0_Reset, tapCtlJK_0_SelDR, tapCtlJK_0_SelIR;
 
881
  wire tapCtlJK_0_X1DR, tapCtlJK_0_X2DR, tapCtlJK_0_X2IR;
 
882
  wire [8:1] IR;
 
883
  wire [8:1] IRb;
 
884
 
 
885
  jtag__BR BR_0(.SDI(TDI), .phi1(net_68), .phi2(net_73), .read(net_99), 
 
886
      .SDO(net_97));
 
887
  jtag__IR IR_0(.SDI(TDI), .phi1(net_79), .phi2(net_75), .read(net_55), 
 
888
      .reset(net_56), .write(net_103), .IR(IR[8:1]), .IRb(IRb[8:1]), 
 
889
      .SDO(net_128));
 
890
  jtag__IRdecode IRdecode_0(.IR(IR[4:1]), .IRb(IRb[4:1]), .Bypass(net_41), 
 
891
      .ExTest(ExTest), .SamplePreload(net_47), .ScanPath(SelDR[12:0]));
 
892
  redFour__PMOSwk_X_0_222_Delay_100 PMOSwk_0(.g(gnd), .d(TDIx), .s(vdd));
 
893
  jtag__clockGen clockGen_0(.clk(TCK), .phi1_fb(phi1_fb), .phi2_fb(phi2_fb), 
 
894
      .phi1_out(net_10), .phi2_out(net_8));
 
895
  not (strong0, strong1) #(100) inv_0 (net_0, net_3);
 
896
  not (strong0, strong1) #(100) inv_1 (SelBS, net_48);
 
897
  not (strong0, strong1) #(100) inv_2 (net_6, net_50);
 
898
  not (strong0, strong1) #(100) inv_3 (Cap, net_37);
 
899
  not (strong0, strong1) #(100) inv_4 (Shft, net_51);
 
900
  not (strong0, strong1) #(100) inv_5 (net_51, net_52);
 
901
  not (strong0, strong1) #(100) inv_6 (Upd, net_38);
 
902
  jtag__jtagIRControl jtagIRCo_0(.capture(net_62), .phi1_fb(net_79), 
 
903
      .phi1_in(phi1), .phi2_fb(net_75), .phi2_in(phi2), .shift(net_2), 
 
904
      .update(net_64), .phi1_out(net_79), .phi2_out(net_75), .read(net_55), 
 
905
      .write(net_103));
 
906
  jtag__jtagScanControl jtagScan_0(.TDI(net_97), .capture(Cap), 
 
907
      .phi1_fb(net_68), .phi1_in(phi1), .phi2_fb(net_73), .phi2_in(phi2), 
 
908
      .sel(net_41), .shift(Shft), .update(gnd), .TDO(TDIx), .phi1_out(net_68), 
 
909
      .phi2_out(net_73), .read(net_99), .write(jtagScan_0_write));
 
910
  jtag__mux2_phi2 mux2_phi_0(.Din0(TDIx), .Din1(net_128), .phi2(phi2), 
 
911
      .sel(net_0), .Dout(net_50));
 
912
  nand (strong0, strong1) #(100) nand2_0 (net_37, IR[8], net_35);
 
913
  nand (strong0, strong1) #(100) nand2_1 (net_38, IR[7], net_33);
 
914
  nor (strong0, strong1) #(100) nor2_0 (net_3, net_1, net_2);
 
915
  nor (strong0, strong1) #(100) nor2_1 (net_48, net_47, ExTest);
 
916
  jtag__scanAmp1w1648 scanAmp1_0(.in(net_6), .out(TDOb));
 
917
  jtag__scanAmp1w1648 scanAmp1_1(.in(net_8), .out(phi2));
 
918
  jtag__scanAmp1w1648 scanAmp1_2(.in(net_10), .out(phi1));
 
919
  jtag__tapCtlJKL tapCtlJK_0(.TMS(TMS), .TRSTb(TRSTb), .phi1(phi1), 
 
920
      .phi2(phi2), .CapDR(net_35), .CapIR(net_62), .Idle(tapCtlJK_0_Idle), 
 
921
      .PauseDR(tapCtlJK_0_PauseDR), .PauseIR(tapCtlJK_0_PauseIR), 
 
922
      .Reset(tapCtlJK_0_Reset), .Reset_s(net_56), .SelDR(tapCtlJK_0_SelDR), 
 
923
      .SelIR(tapCtlJK_0_SelIR), .ShftDR(net_52), .ShftIR(net_2), 
 
924
      .UpdDR(net_33), .UpdIR(net_64), .X1DR(tapCtlJK_0_X1DR), .X1IR(net_1), 
 
925
      .X2DR(tapCtlJK_0_X2DR), .X2IR(tapCtlJK_0_X2IR));
 
926
endmodule   /* jtag__jtagControl */
 
927
 
 
928
module jtag__JTAGamp(leaf, root);
 
929
  input [8:1] leaf;
 
930
  input [5:1] root;
 
931
 
 
932
  supply1 vdd;
 
933
  supply0 gnd;
 
934
  jtag__scanAmp1w1648 toLeaf_5_(.in(root[5]), .out(leaf[5]));
 
935
  jtag__scanAmp1w1648 toLeaf_4_(.in(root[4]), .out(leaf[4]));
 
936
  jtag__scanAmp1w1648 toLeaf_3_(.in(root[3]), .out(leaf[3]));
 
937
  jtag__scanAmp1w1648 toLeaf_2_(.in(root[2]), .out(leaf[2]));
 
938
  jtag__scanAmp1w1648 toLeaf_1_(.in(root[1]), .out(leaf[1]));
 
939
endmodule   /* jtag__JTAGamp */
 
940
 
 
941
module jtag__jtagScanCtlWBuf(TDI, cap, phi1, phi2, sel, shift, upd, TDO, 
 
942
      leaf);
 
943
  input TDI;
 
944
  input cap;
 
945
  input phi1;
 
946
  input phi2;
 
947
  input sel;
 
948
  input shift;
 
949
  input upd;
 
950
  output TDO;
 
951
  input [8:1] leaf;
 
952
 
 
953
  supply1 vdd;
 
954
  supply0 gnd;
 
955
  wire [5:2] a;
 
956
 
 
957
  jtag__JTAGamp JTAGamp_0(.leaf(leaf[8:1]), .root({a[5], a[4], a[3], a[2], 
 
958
      TDI}));
 
959
  jtag__jtagScanControl jtagScan_0(.TDI(leaf[8]), .capture(cap), 
 
960
      .phi1_fb(leaf[6]), .phi1_in(phi1), .phi2_fb(leaf[7]), .phi2_in(phi2), 
 
961
      .sel(sel), .shift(shift), .update(upd), .TDO(TDO), .phi1_out(a[3]), 
 
962
      .phi2_out(a[2]), .read(a[5]), .write(a[4]));
 
963
endmodule   /* jtag__jtagScanCtlWBuf */
 
964
 
 
965
module jtag__jtagScanCtlGroup(TDI, capture, phi1_in, phi2_in, selBS, sel, 
 
966
      shift, update, TDO, BS, leaf0, leaf1, leaf2, leaf3, leaf4, leaf5, leaf6, 
 
967
      leaf7, leaf8, leaf9, leaf10, leaf11, leaf12);
 
968
  input TDI;
 
969
  input capture;
 
970
  input phi1_in;
 
971
  input phi2_in;
 
972
  input selBS;
 
973
  input [12:0] sel;
 
974
  input shift;
 
975
  input update;
 
976
  output TDO;
 
977
  input [8:1] BS;
 
978
  input [8:1] leaf0;
 
979
  input [8:1] leaf1;
 
980
  input [8:1] leaf2;
 
981
  input [8:1] leaf3;
 
982
  input [8:1] leaf4;
 
983
  input [8:1] leaf5;
 
984
  input [8:1] leaf6;
 
985
  input [8:1] leaf7;
 
986
  input [8:1] leaf8;
 
987
  input [8:1] leaf9;
 
988
  input [8:1] leaf10;
 
989
  input [8:1] leaf11;
 
990
  input [8:1] leaf12;
 
991
 
 
992
  supply1 vdd;
 
993
  supply0 gnd;
 
994
  jtag__jtagScanCtlWBuf jtagScan_1(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
995
      .phi2(phi2_in), .sel(sel[0]), .shift(shift), .upd(update), .TDO(TDO), 
 
996
      .leaf(leaf0[8:1]));
 
997
  jtag__jtagScanCtlWBuf jtagScan_2(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
998
      .phi2(phi2_in), .sel(sel[10]), .shift(shift), .upd(update), .TDO(TDO), 
 
999
      .leaf(leaf10[8:1]));
 
1000
  jtag__jtagScanCtlWBuf jtagScan_3(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1001
      .phi2(phi2_in), .sel(sel[12]), .shift(shift), .upd(update), .TDO(TDO), 
 
1002
      .leaf(leaf12[8:1]));
 
1003
  jtag__jtagScanCtlWBuf jtagScan_4(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1004
      .phi2(phi2_in), .sel(sel[11]), .shift(shift), .upd(update), .TDO(TDO), 
 
1005
      .leaf(leaf11[8:1]));
 
1006
  jtag__jtagScanCtlWBuf jtagScan_5(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1007
      .phi2(phi2_in), .sel(sel[9]), .shift(shift), .upd(update), .TDO(TDO), 
 
1008
      .leaf(leaf9[8:1]));
 
1009
  jtag__jtagScanCtlWBuf jtagScan_6(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1010
      .phi2(phi2_in), .sel(sel[8]), .shift(shift), .upd(update), .TDO(TDO), 
 
1011
      .leaf(leaf8[8:1]));
 
1012
  jtag__jtagScanCtlWBuf jtagScan_7(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1013
      .phi2(phi2_in), .sel(sel[6]), .shift(shift), .upd(update), .TDO(TDO), 
 
1014
      .leaf(leaf6[8:1]));
 
1015
  jtag__jtagScanCtlWBuf jtagScan_8(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1016
      .phi2(phi2_in), .sel(sel[5]), .shift(shift), .upd(update), .TDO(TDO), 
 
1017
      .leaf(leaf5[8:1]));
 
1018
  jtag__jtagScanCtlWBuf jtagScan_9(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1019
      .phi2(phi2_in), .sel(sel[4]), .shift(shift), .upd(update), .TDO(TDO), 
 
1020
      .leaf(leaf4[8:1]));
 
1021
  jtag__jtagScanCtlWBuf jtagScan_10(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1022
      .phi2(phi2_in), .sel(sel[3]), .shift(shift), .upd(update), .TDO(TDO), 
 
1023
      .leaf(leaf3[8:1]));
 
1024
  jtag__jtagScanCtlWBuf jtagScan_11(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1025
      .phi2(phi2_in), .sel(sel[2]), .shift(shift), .upd(update), .TDO(TDO), 
 
1026
      .leaf(leaf2[8:1]));
 
1027
  jtag__jtagScanCtlWBuf jtagScan_12(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1028
      .phi2(phi2_in), .sel(sel[1]), .shift(shift), .upd(update), .TDO(TDO), 
 
1029
      .leaf(leaf1[8:1]));
 
1030
  jtag__jtagScanCtlWBuf jtagScan_13(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1031
      .phi2(phi2_in), .sel(sel[7]), .shift(shift), .upd(update), .TDO(TDO), 
 
1032
      .leaf(leaf7[8:1]));
 
1033
  jtag__jtagScanCtlWBuf jtagScan_16(.TDI(TDI), .cap(capture), .phi1(phi1_in), 
 
1034
      .phi2(phi2_in), .sel(selBS), .shift(shift), .upd(update), .TDO(TDO), 
 
1035
      .leaf(BS[8:1]));
 
1036
endmodule   /* jtag__jtagScanCtlGroup */
 
1037
 
 
1038
module jtag__jtagCentral_LEIGNORE_1(TCK, TDI, TMS, TRSTb, ExTest, TDOb, BS, 
 
1039
      leaf0, leaf1, leaf2, leaf3, leaf4, leaf5, leaf6, leaf7, leaf8, leaf9, 
 
1040
      leaf10, leaf11, leaf12);
 
1041
  input TCK;
 
1042
  input TDI;
 
1043
  input TMS;
 
1044
  input TRSTb;
 
1045
  output ExTest;
 
1046
  output TDOb;
 
1047
  input [8:1] BS;
 
1048
  input [8:1] leaf0;
 
1049
  input [8:1] leaf1;
 
1050
  input [8:1] leaf2;
 
1051
  input [8:1] leaf3;
 
1052
  input [8:1] leaf4;
 
1053
  input [8:1] leaf5;
 
1054
  input [8:1] leaf6;
 
1055
  input [8:1] leaf7;
 
1056
  input [8:1] leaf8;
 
1057
  input [8:1] leaf9;
 
1058
  input [8:1] leaf10;
 
1059
  input [8:1] leaf11;
 
1060
  input [8:1] leaf12;
 
1061
 
 
1062
  supply1 vdd;
 
1063
  supply0 gnd;
 
1064
  wire net_10, net_14, net_15, net_17, net_24, net_25, net_50;
 
1065
  wire [0:12] net_6;
 
1066
 
 
1067
  jtag__jtagControl jtagCont_0(.TCK(TCK), .TDI(TDI), .TDIx(net_15), .TMS(TMS), 
 
1068
      .TRSTb(TRSTb), .phi1_fb(net_24), .phi2_fb(net_10), .Cap(net_25), 
 
1069
      .ExTest(ExTest), .SelBS(net_50), .SelDR({net_6[0], net_6[1], net_6[2], 
 
1070
      net_6[3], net_6[4], net_6[5], net_6[6], net_6[7], net_6[8], net_6[9], 
 
1071
      net_6[10], net_6[11], net_6[12]}), .Shft(net_17), .TDOb(TDOb), 
 
1072
      .Upd(net_14), .phi1(net_24), .phi2(net_10));
 
1073
  jtag__jtagScanCtlGroup jtagScan_0(.TDI(TDI), .capture(net_25), 
 
1074
      .phi1_in(net_24), .phi2_in(net_10), .selBS(net_50), .sel({net_6[0], 
 
1075
      net_6[1], net_6[2], net_6[3], net_6[4], net_6[5], net_6[6], net_6[7], 
 
1076
      net_6[8], net_6[9], net_6[10], net_6[11], net_6[12]}), .shift(net_17), 
 
1077
      .update(net_14), .TDO(net_15), .BS(BS[8:1]), .leaf0(leaf0[8:1]), 
 
1078
      .leaf1(leaf1[8:1]), .leaf2(leaf2[8:1]), .leaf3(leaf3[8:1]), 
 
1079
      .leaf4(leaf4[8:1]), .leaf5(leaf5[8:1]), .leaf6(leaf6[8:1]), 
 
1080
      .leaf7(leaf7[8:1]), .leaf8(leaf8[8:1]), .leaf9(leaf9[8:1]), 
 
1081
      .leaf10(leaf10[8:1]), .leaf11(leaf11[8:1]), .leaf12(leaf12[8:1]));
 
1082
endmodule   /* jtag__jtagCentral_LEIGNORE_1 */
 
1083
 
 
1084
module scanFansFour__jtag_endcap(jtag);
 
1085
  input [8:4] jtag;
 
1086
 
 
1087
endmodule   /* scanFansFour__jtag_endcap */
 
1088
 
 
1089
module testCell(TCK, TDI, TMS, TRSTb, TDOb);
 
1090
  input TCK;
 
1091
  input TDI;
 
1092
  input TMS;
 
1093
  input TRSTb;
 
1094
  output TDOb;
 
1095
 
 
1096
  supply1 vdd;
 
1097
  supply0 gnd;
 
1098
  wire jtagCent_0_ExTest;
 
1099
  wire [4:0] net_5;
 
1100
  wire [4:0] net_6;
 
1101
  wire [4:0] net_7;
 
1102
  wire [4:0] net_8;
 
1103
  wire [4:0] net_9;
 
1104
  wire [4:0] net_10;
 
1105
  wire [4:0] net_11;
 
1106
  wire [4:0] net_12;
 
1107
  wire [4:0] net_13;
 
1108
  wire [4:0] net_14;
 
1109
  wire [4:0] net_15;
 
1110
  wire [4:0] net_16;
 
1111
  wire [4:0] net_17;
 
1112
  wire [4:0] net_18;
 
1113
 
 
1114
  jtag__jtagCentral_LEIGNORE_1 jtagCent_0(.TCK(TCK), .TDI(TDI), .TMS(TMS), 
 
1115
      .TRSTb(TRSTb), .ExTest(jtagCent_0_ExTest), .TDOb(TDOb), .BS({net_6[0], 
 
1116
      net_6[1], net_6[2], net_6[3], net_6[4], net_6[2], net_6[1], net_6[0]}), 
 
1117
      .leaf0({net_7[0], net_7[1], net_7[2], net_7[3], net_7[4], net_7[2], 
 
1118
      net_7[1], net_7[0]}), .leaf1({net_18[0], net_18[1], net_18[2], net_18[3], 
 
1119
      net_18[4], net_18[2], net_18[1], net_18[0]}), .leaf2({net_17[0], 
 
1120
      net_17[1], net_17[2], net_17[3], net_17[4], net_17[2], net_17[1], 
 
1121
      net_17[0]}), .leaf3({net_16[0], net_16[1], net_16[2], net_16[3], 
 
1122
      net_16[4], net_16[2], net_16[1], net_16[0]}), .leaf4({net_15[0], 
 
1123
      net_15[1], net_15[2], net_15[3], net_15[4], net_15[2], net_15[1], 
 
1124
      net_15[0]}), .leaf5({net_14[0], net_14[1], net_14[2], net_14[3], 
 
1125
      net_14[4], net_14[2], net_14[1], net_14[0]}), .leaf6({net_13[0], 
 
1126
      net_13[1], net_13[2], net_13[3], net_13[4], net_13[2], net_13[1], 
 
1127
      net_13[0]}), .leaf7({net_12[0], net_12[1], net_12[2], net_12[3], 
 
1128
      net_12[4], net_12[2], net_12[1], net_12[0]}), .leaf8({net_11[0], 
 
1129
      net_11[1], net_11[2], net_11[3], net_11[4], net_11[2], net_11[1], 
 
1130
      net_11[0]}), .leaf9({net_10[0], net_10[1], net_10[2], net_10[3], 
 
1131
      net_10[4], net_10[2], net_10[1], net_10[0]}), .leaf10({net_9[0], 
 
1132
      net_9[1], net_9[2], net_9[3], net_9[4], net_9[2], net_9[1], net_9[0]}), 
 
1133
      .leaf11({net_8[0], net_8[1], net_8[2], net_8[3], net_8[4], net_8[2], 
 
1134
      net_8[1], net_8[0]}), .leaf12({net_5[0], net_5[1], net_5[2], net_5[3], 
 
1135
      net_5[4], net_5[2], net_5[1], net_5[0]}));
 
1136
  scanFansFour__jtag_endcap jtag_end_0(.jtag({net_5[0], net_5[1], net_5[2], 
 
1137
      net_5[4], net_5[3]}));
 
1138
  scanFansFour__jtag_endcap jtag_end_1(.jtag({net_8[0], net_8[1], net_8[2], 
 
1139
      net_8[4], net_8[3]}));
 
1140
  scanFansFour__jtag_endcap jtag_end_2(.jtag({net_9[0], net_9[1], net_9[2], 
 
1141
      net_9[4], net_9[3]}));
 
1142
  scanFansFour__jtag_endcap jtag_end_3(.jtag({net_10[0], net_10[1], net_10[2], 
 
1143
      net_10[4], net_10[3]}));
 
1144
  scanFansFour__jtag_endcap jtag_end_4(.jtag({net_11[0], net_11[1], net_11[2], 
 
1145
      net_11[4], net_11[3]}));
 
1146
  scanFansFour__jtag_endcap jtag_end_5(.jtag({net_12[0], net_12[1], net_12[2], 
 
1147
      net_12[4], net_12[3]}));
 
1148
  scanFansFour__jtag_endcap jtag_end_6(.jtag({net_13[0], net_13[1], net_13[2], 
 
1149
      net_13[4], net_13[3]}));
 
1150
  scanFansFour__jtag_endcap jtag_end_7(.jtag({net_14[0], net_14[1], net_14[2], 
 
1151
      net_14[4], net_14[3]}));
 
1152
  scanFansFour__jtag_endcap jtag_end_8(.jtag({net_15[0], net_15[1], net_15[2], 
 
1153
      net_15[4], net_15[3]}));
 
1154
  scanFansFour__jtag_endcap jtag_end_9(.jtag({net_16[0], net_16[1], net_16[2], 
 
1155
      net_16[4], net_16[3]}));
 
1156
  scanFansFour__jtag_endcap jtag_end_10(.jtag({net_17[0], net_17[1], net_17[2], 
 
1157
      net_17[4], net_17[3]}));
 
1158
  scanFansFour__jtag_endcap jtag_end_11(.jtag({net_18[0], net_18[1], net_18[2], 
 
1159
      net_18[4], net_18[3]}));
 
1160
  scanFansFour__jtag_endcap jtag_end_12(.jtag({net_7[0], net_7[1], net_7[2], 
 
1161
      net_7[4], net_7[3]}));
 
1162
  scanFansFour__jtag_endcap jtag_end_13(.jtag({net_6[0], net_6[1], net_6[2], 
 
1163
      net_6[4], net_6[3]}));
 
1164
endmodule   /* testCell */