← Back to branch summary

~ubuntu-branches/ubuntu/utopic/gputils/utopic

« back to all changes in this revision

Viewing changes to header/p18f242.inc

  • Committer: Bazaar Package Importer
  • Author(s): Samuel Tardieu
  • Date: 2002-01-21 11:14:50 UTC
  • Revision ID: james.westby@ubuntu.com-20020121111450-rayvyl8jzft0ninr
Tags: upstream-0.10.0
Import upstream version 0.10.0

Show diffs side-by-side

added added

removed removed

Lines of Context:
header/p18f242.inc
 
1
        LIST
 
2
; P18F242.INC  Standard Header File, Version 0.01   Microchip Technology, Inc.
 
3
        NOLIST
 
4
 
 
5
; This header file defines configurations, registers, and other useful bits of
 
6
; information for the PIC18F242 microcontroller.  These names are taken to match
 
7
; the data sheets as closely as possible.
 
8
 
 
9
; Note that the processor must be selected before this file is
 
10
; included.  The processor may be selected the following ways:
 
11
 
 
12
;       1. Command line switch:
 
13
;               C:\ MPASM MYFILE.ASM /PIC18F242
 
14
;       2. LIST directive in the source file
 
15
;               LIST   P=PIC18F242
 
16
;       3. Processor Type entry in the MPASM full-screen interface
 
17
;       4. Setting the processor in the MPLAB Project Dialog
 
18
 
 
19
;==========================================================================
 
20
;
 
21
;       Revision History
 
22
;
 
23
;==========================================================================
 
24
;Rev:   Date:      Details:                                           Who:
 
25
;       03/23/01   Modified C242 for F242                             tr
 
26
 
 
27
;==========================================================================
 
28
;
 
29
;       Verify Processor
 
30
;
 
31
;==========================================================================
 
32
        IFNDEF __18F242
 
33
           MESSG "Processor-header file mismatch.  Verify selected processor."
 
34
        ENDIF
 
35
 
 
36
;==========================================================================
 
37
;       18Cxxx Family        EQUates
 
38
;==========================================================================
 
39
FSR0            EQU 0
 
40
FSR1            EQU 1
 
41
FSR2            EQU 2
 
42
 
 
43
FAST            EQU 1
 
44
 
 
45
W               EQU 0
 
46
A               EQU 0
 
47
ACCESS          EQU 0
 
48
BANKED          EQU 1
 
49
;==========================================================================
 
50
 
 
51
;==========================================================================
 
52
;       16Cxxx/17Cxxx Substitutions
 
53
;==========================================================================
 
54
 
 
55
  #define clrw clrf WREG       ; PIC16Cxxx code substitution (WREG is addressable)
 
56
  #define CLRW CLRF WREG       ; PIC16Cxxx code substitution (WREG is addressable)
 
57
  #define negw negf WREG       ; PIC16Cxxx code substitution (WREG is addressable)
 
58
  #define NEGW NEGF WREG       ; PIC16Cxxx code substitution (WREG is addressable)
 
59
  #define movpf movff          ; PIC17Cxxx code substitution
 
60
  #define MOVPF MOVFF          ; PIC17Cxxx code substitution
 
61
  #define movfp movff          ; PIC17Cxxx code substitution
 
62
  #define MOVFP MOVFF          ; PIC17Cxxx code substitution
 
63
  #define lcall call           ; PIC17Cxxx code substitution
 
64
  #define LCALL CALL           ; PIC17Cxxx code substitution
 
65
  #define lgoto goto           ; PIC17Cxxx code substitution
 
66
  #define LGOTO GOTO           ; PIC17Cxxx code substitution
 
67
  #define DDRA  TRISA          ; PIC17Cxxx SFR substitution
 
68
  #define DDRB  TRISB          ; PIC17Cxxx SFR substitution
 
69
  #define DDRC  TRISC          ; PIC17Cxxx SFR substitution
 
70
 
 
71
;==========================================================================
 
72
;
 
73
;       Register Definitions
 
74
;
 
75
;==========================================================================
 
76
 
 
77
;----- Register Files -----------------------------------------------------
 
78
TOSU            EQU  H'0FFF'
 
79
TOSH            EQU  H'0FFE'
 
80
TOSL            EQU  H'0FFD'
 
81
STKPTR          EQU  H'0FFC'
 
82
PCLATU          EQU  H'0FFB'
 
83
PCLATH          EQU  H'0FFA'
 
84
PCL             EQU  H'0FF9'
 
85
TBLPTRU         EQU  H'0FF8'
 
86
TBLPTRH         EQU  H'0FF7'
 
87
TBLPTRL         EQU  H'0FF6'
 
88
TABLAT          EQU  H'0FF5'
 
89
PRODH           EQU  H'0FF4'
 
90
PRODL           EQU  H'0FF3'
 
91
 
 
92
INTCON          EQU  H'0FF2'
 
93
INTCON1         EQU  H'0FF2'
 
94
INTCON2         EQU  H'0FF1'
 
95
INTCON3         EQU  H'0FF0'
 
96
 
 
97
INDF0           EQU  H'0FEF'
 
98
POSTINC0        EQU  H'0FEE'
 
99
POSTDEC0        EQU  H'0FED'
 
100
PREINC0         EQU  H'0FEC'
 
101
PLUSW0          EQU  H'0FEB'
 
102
FSR0H           EQU  H'0FEA'
 
103
FSR0L           EQU  H'0FE9'
 
104
WREG            EQU  H'0FE8'
 
105
 
 
106
INDF1           EQU  H'0FE7'
 
107
POSTINC1        EQU  H'0FE6'
 
108
POSTDEC1        EQU  H'0FE5'
 
109
PREINC1         EQU  H'0FE4'
 
110
PLUSW1          EQU  H'0FE3'
 
111
FSR1H           EQU  H'0FE2'
 
112
FSR1L           EQU  H'0FE1'
 
113
BSR             EQU  H'0FE0'
 
114
 
 
115
INDF2           EQU  H'0FDF'
 
116
POSTINC2        EQU  H'0FDE'
 
117
POSTDEC2        EQU  H'0FDD'
 
118
PREINC2         EQU  H'0FDC'
 
119
PLUSW2          EQU  H'0FDB'
 
120
FSR2H           EQU  H'0FDA'
 
121
FSR2L           EQU  H'0FD9'
 
122
STATUS          EQU  H'0FD8'
 
123
 
 
124
TMR0H           EQU  H'0FD7'
 
125
TMR0L           EQU  H'0FD6'
 
126
T0CON           EQU  H'0FD5'
 
127
 
 
128
;RESERVED_0FD4   EQU  H'0FD4'
 
129
 
 
130
OSCCON          EQU  H'0FD3'
 
131
LVDCON          EQU  H'0FD2'
 
132
WDTCON          EQU  H'0FD1'
 
133
RCON            EQU  H'0FD0'
 
134
 
 
135
TMR1H           EQU  H'0FCF'
 
136
TMR1L           EQU  H'0FCE'
 
137
T1CON           EQU  H'0FCD'
 
138
TMR2            EQU  H'0FCC'
 
139
PR2             EQU  H'0FCB'
 
140
T2CON           EQU  H'0FCA'
 
141
 
 
142
SSPBUF          EQU  H'0FC9'
 
143
SSPADD          EQU  H'0FC8'
 
144
SSPSTAT         EQU  H'0FC7'
 
145
SSPCON1         EQU  H'0FC6'
 
146
SSPCON2         EQU  H'0FC5'
 
147
 
 
148
ADRESH          EQU  H'0FC4'
 
149
ADRESL          EQU  H'0FC3'
 
150
ADCON0          EQU  H'0FC2'
 
151
ADCON1          EQU  H'0FC1'
 
152
 
 
153
;RESERVED_0FC0   EQU  H'0FC0'
 
154
 
 
155
CCPR1H          EQU  H'0FBF'
 
156
CCPR1L          EQU  H'0FBE'
 
157
CCP1CON         EQU  H'0FBD'
 
158
CCPR2H          EQU  H'0FBC'
 
159
CCPR2L          EQU  H'0FBB'
 
160
CCP2CON         EQU  H'0FBA'
 
161
 
 
162
;RESERVED_0FB9   EQU  H'0FB9'
 
163
;RESERVED_0FB8   EQU  H'0FB8'
 
164
;RESERVED_0FB7   EQU  H'0FB7'
 
165
;RESERVED_0FB6   EQU  H'0FB6'
 
166
;RESERVED_0FB5   EQU  H'0FB5'
 
167
;RESERVED_0FB4   EQU  H'0FB4'
 
168
 
 
169
TMR3H           EQU  H'0FB3'
 
170
TMR3L           EQU  H'0FB2'
 
171
T3CON           EQU  H'0FB1'
 
172
 
 
173
;RESERVED_0FB0   EQU  H'0FB0'
 
174
 
 
175
SPBRG           EQU  H'0FAF'
 
176
RCREG           EQU  H'0FAE'
 
177
TXREG           EQU  H'0FAD'
 
178
TXSTA           EQU  H'0FAC'
 
179
RCSTA           EQU  H'0FAB'
 
180
 
 
181
;RESERVED_0FAA   EQU  H'0FAA'
 
182
 
 
183
EEADR           EQU  H'0FA9'
 
184
EEDATA          EQU  H'0FA8'
 
185
EECON2          EQU  H'0FA7'
 
186
EECON1          EQU  H'0FA6'
 
187
 
 
188
;RESERVED_0FA5   EQU  H'0FA5'
 
189
;RESERVED_0FA4   EQU  H'0FA4'
 
190
;RESERVED_0FA3   EQU  H'0FA3'
 
191
 
 
192
IPR2            EQU  H'0FA2'
 
193
PIR2            EQU  H'0FA1'
 
194
PIE2            EQU  H'0FA0'
 
195
IPR1            EQU  H'0F9F'
 
196
PIR1            EQU  H'0F9E'
 
197
PIE1            EQU  H'0F9D'
 
198
 
 
199
;RESERVED_0F9C   EQU  H'0F9C'
 
200
;RESERVED_0F9B   EQU  H'0F9B'
 
201
;RESERVED_0F9A   EQU  H'0F9A'
 
202
;RESERVED_0F99   EQU  H'0F99'
 
203
;RESERVED_0F98   EQU  H'0F98'
 
204
;RESERVED_0F97   EQU  H'0F97'
 
205
;RESERVED_0F96   EQU  H'0F96'
 
206
;RESERVED_0F95   EQU  H'0F95'
 
207
 
 
208
TRISC           EQU  H'0F94'
 
209
TRISB           EQU  H'0F93'
 
210
TRISA           EQU  H'0F92'
 
211
 
 
212
;RESERVED_0F91   EQU  H'0F91'
 
213
;RESERVED_0F90   EQU  H'0F90'
 
214
;RESERVED_0F8F   EQU  H'0F8F'
 
215
;RESERVED_0F8E   EQU  H'0F8E'
 
216
;RESERVED_0F8D   EQU  H'0F8D'
 
217
;RESERVED_0F8C   EQU  H'0F8C'
 
218
 
 
219
LATC            EQU  H'0F8B'
 
220
LATB            EQU  H'0F8A'
 
221
LATA            EQU  H'0F89'
 
222
 
 
223
;RESERVED_0F88   EQU  H'0F88'
 
224
;RESERVED_0F87   EQU  H'0F87'
 
225
;RESERVED_0F86   EQU  H'0F86'
 
226
;RESERVED_0F85   EQU  H'0F85'
 
227
;RESERVED_0F84   EQU  H'0F84'
 
228
;RESERVED_0F83   EQU  H'0F83'
 
229
 
 
230
PORTC           EQU  H'0F82'
 
231
PORTB           EQU  H'0F81'
 
232
PORTA           EQU  H'0F80'
 
233
 
 
234
;----- STKPTR Bits --------------------------------------------------------
 
235
STKFUL          EQU  H'0007'
 
236
STKUNF          EQU  H'0006'
 
237
 
 
238
;----- INTCON Bits --------------------------------------------------------
 
239
GIE             EQU  H'0007'
 
240
GIEH            EQU  H'0007'
 
241
PEIE            EQU  H'0006'
 
242
GIEL            EQU  H'0006'
 
243
TMR0IE          EQU  H'0005'
 
244
T0IE            EQU  H'0005'      ; For backward compatibility
 
245
INT0IE          EQU  H'0004'
 
246
INT0E           EQU  H'0004'      ; For backward compatibility
 
247
RBIE            EQU  H'0003'
 
248
TMR0IF          EQU  H'0002'
 
249
T0IF            EQU  H'0002'      ; For backward compatibility
 
250
INT0IF          EQU  H'0001'
 
251
INT0F           EQU  H'0001'      ; For backward compatibility
 
252
RBIF            EQU  H'0000'
 
253
 
 
254
;----- INTCON2 Bits --------------------------------------------------------
 
255
NOT_RBPU        EQU  H'0007'
 
256
RBPU            EQU  H'0007'
 
257
INTEDG0         EQU  H'0006'
 
258
INTEDG1         EQU  H'0005'
 
259
INTEDG2         EQU  H'0004'
 
260
TMR0IP          EQU  H'0002'
 
261
T0IP            EQU  H'0002'      ; For compatibility with T0IE and T0IF
 
262
RBIP            EQU  H'0000'
 
263
 
 
264
;----- INTCON3 Bits --------------------------------------------------------
 
265
INT2IP          EQU  H'0007'
 
266
INT1IP          EQU  H'0006'
 
267
INT2IE          EQU  H'0004'
 
268
INT1IE          EQU  H'0003'
 
269
INT2IF          EQU  H'0001'
 
270
INT1IF          EQU  H'0000'
 
271
 
 
272
;----- STATUS Bits --------------------------------------------------------
 
273
N               EQU  H'0004'
 
274
OV              EQU  H'0003'
 
275
Z               EQU  H'0002'
 
276
DC              EQU  H'0001'
 
277
C               EQU  H'0000'
 
278
 
 
279
;----- T0CON Bits ---------------------------------------------------------
 
280
TMR0ON          EQU  H'0007'
 
281
T08BIT          EQU  H'0006'
 
282
T0CS            EQU  H'0005'
 
283
T0SE            EQU  H'0004'
 
284
PSA             EQU  H'0003'
 
285
T0PS2           EQU  H'0002'
 
286
T0PS1           EQU  H'0001'
 
287
T0PS0           EQU  H'0000'
 
288
 
 
289
;----- OSCON Bits ---------------------------------------------------------
 
290
SCS             EQU  H'0000'
 
291
 
 
292
;----- LVDCON Bits ---------------------------------------------------------
 
293
IRVST           EQU  H'0005'
 
294
LVDEN           EQU  H'0004'
 
295
LVDL3           EQU  H'0003'
 
296
LVDL2           EQU  H'0002'
 
297
LVDL1           EQU  H'0001'
 
298
LVDL0           EQU  H'0000'
 
299
 
 
300
;----- WDTCON Bits ---------------------------------------------------------
 
301
SWDTEN          EQU  H'0000'
 
302
 
 
303
;----- RCON Bits -----------------------------------------------------------
 
304
IPEN            EQU  H'0007'
 
305
NOT_RI          EQU  H'0004'
 
306
RI              EQU  H'0004'
 
307
NOT_TO          EQU  H'0003'
 
308
TO              EQU  H'0003'
 
309
NOT_PD          EQU  H'0002'
 
310
PD              EQU  H'0002'
 
311
NOT_POR         EQU  H'0001'
 
312
POR             EQU  H'0001'
 
313
NOT_BOR         EQU  H'0000'
 
314
BOR             EQU  H'0000'
 
315
 
 
316
;----- T1CON Bits ---------------------------------------------------------
 
317
RD16            EQU  H'0007'
 
318
T1CKPS1         EQU  H'0005'
 
319
T1CKPS0         EQU  H'0004'
 
320
T1OSCEN         EQU  H'0003'
 
321
NOT_T1SYNC      EQU  H'0002'
 
322
T1SYNC          EQU  H'0002'
 
323
T1INSYNC        EQU  H'0002'     ; For backward compatibility
 
324
TMR1CS          EQU  H'0001'
 
325
TMR1ON          EQU  H'0000'
 
326
 
 
327
;----- T2CON Bits ---------------------------------------------------------
 
328
TOUTPS3         EQU  H'0006'
 
329
TOUTPS2         EQU  H'0005'
 
330
TOUTPS1         EQU  H'0004'
 
331
TOUTPS0         EQU  H'0003'
 
332
TMR2ON          EQU  H'0002'
 
333
T2CKPS1         EQU  H'0001'
 
334
T2CKPS0         EQU  H'0000'
 
335
 
 
336
;----- SSPSTAT Bits -------------------------------------------------------
 
337
SMP             EQU  H'0007'
 
338
CKE             EQU  H'0006'
 
339
D               EQU  H'0005'
 
340
I2C_DAT         EQU  H'0005'
 
341
NOT_A           EQU  H'0005'
 
342
NOT_ADDRESS     EQU  H'0005'
 
343
D_A             EQU  H'0005'
 
344
DATA_ADDRESS    EQU  H'0005'
 
345
P               EQU  H'0004'
 
346
I2C_STOP        EQU  H'0004'
 
347
S               EQU  H'0003'
 
348
I2C_START       EQU  H'0003'
 
349
R               EQU  H'0002'
 
350
I2C_READ        EQU  H'0002'
 
351
NOT_W           EQU  H'0002'
 
352
NOT_WRITE       EQU  H'0002'
 
353
R_W             EQU  H'0002'
 
354
READ_WRITE      EQU  H'0002'
 
355
UA              EQU  H'0001'
 
356
BF              EQU  H'0000'
 
357
 
 
358
;----- SSPCON1 Bits --------------------------------------------------------
 
359
WCOL            EQU  H'0007'
 
360
SSPOV           EQU  H'0006'
 
361
SSPEN           EQU  H'0005'
 
362
CKP             EQU  H'0004'
 
363
SSPM3           EQU  H'0003'
 
364
SSPM2           EQU  H'0002'
 
365
SSPM1           EQU  H'0001'
 
366
SSPM0           EQU  H'0000'
 
367
 
 
368
;----- SSPCON2 Bits --------------------------------------------------------
 
369
GCEN            EQU  H'0007'
 
370
ACKSTAT         EQU  H'0006'
 
371
ACKDT           EQU  H'0005'
 
372
ACKEN           EQU  H'0004'
 
373
RCEN            EQU  H'0003'
 
374
PEN             EQU  H'0002'
 
375
RSEN            EQU  H'0001'
 
376
SEN             EQU  H'0000'
 
377
 
 
378
;----- ADCON0 Bits --------------------------------------------------------
 
379
ADCS1           EQU  H'0007'
 
380
ADCS0           EQU  H'0006'
 
381
CHS2            EQU  H'0005'
 
382
CHS1            EQU  H'0004'
 
383
CHS0            EQU  H'0003'
 
384
GO              EQU  H'0002'
 
385
NOT_DONE        EQU  H'0002'
 
386
DONE            EQU  H'0002'
 
387
GO_DONE         EQU  H'0002'
 
388
ADON            EQU  H'0000'
 
389
 
 
390
;----- ADCON1 Bits --------------------------------------------------------
 
391
ADFM            EQU  H'0007'
 
392
ADCS2           EQU  H'0006'
 
393
PCFG3           EQU  H'0003'
 
394
PCFG2           EQU  H'0002'
 
395
PCFG1           EQU  H'0001'
 
396
PCFG0           EQU  H'0000'
 
397
 
 
398
;----- CCP1CON Bits -------------------------------------------------------
 
399
DC1B1           EQU  H'0005'
 
400
CCP1X           EQU  H'0005'      ; For backward compatibility
 
401
DC1B0           EQU  H'0004'
 
402
CCP1Y           EQU  H'0004'      ; For backward compatibility
 
403
CCP1M3          EQU  H'0003'
 
404
CCP1M2          EQU  H'0002'
 
405
CCP1M1          EQU  H'0001'
 
406
CCP1M0          EQU  H'0000'
 
407
 
 
408
;----- CCP2CON Bits -------------------------------------------------------
 
409
DC2B1           EQU  H'0005'
 
410
CCP2X           EQU  H'0005'      ; For backward compatibility
 
411
DC2B0           EQU  H'0004'
 
412
CCP2Y           EQU  H'0004'      ; For backward compatibility
 
413
CCP2M3          EQU  H'0003'
 
414
CCP2M2          EQU  H'0002'
 
415
CCP2M1          EQU  H'0001'
 
416
CCP2M0          EQU  H'0000'
 
417
 
 
418
;----- T3CON Bits ---------------------------------------------------------
 
419
RD16            EQU  H'0007'
 
420
T3CCP2          EQU  H'0006'
 
421
T3CKPS1         EQU  H'0005'
 
422
T3CKPS0         EQU  H'0004'
 
423
T3CCP1          EQU  H'0003'
 
424
NOT_T3SYNC      EQU  H'0002'
 
425
T3SYNC          EQU  H'0002'
 
426
T3INSYNC        EQU  H'0002'      ; For backward compatibility
 
427
TMR3CS          EQU  H'0001'
 
428
TMR3ON          EQU  H'0000'
 
429
 
 
430
;----- TXSTA Bits ---------------------------------------------------------
 
431
CSRC            EQU  H'0007'
 
432
TX9             EQU  H'0006'
 
433
NOT_TX8         EQU  H'0006'      ; For backward compatibility
 
434
TX8_9           EQU  H'0006'      ; For backward compatibility
 
435
TXEN            EQU  H'0005'
 
436
SYNC            EQU  H'0004'
 
437
BRGH            EQU  H'0002'
 
438
TRMT            EQU  H'0001'
 
439
TX9D            EQU  H'0000'
 
440
TXD8            EQU  H'0000'      ; For backward compatibility
 
441
 
 
442
;----- RCSTA Bits ---------------------------------------------------------
 
443
SPEN            EQU  H'0007'
 
444
RX9             EQU  H'0006'
 
445
RC9             EQU  H'0006'      ; For backward compatibility
 
446
NOT_RC8         EQU  H'0006'      ; For backward compatibility
 
447
RC8_9           EQU  H'0006'      ; For backward compatibility
 
448
SREN            EQU  H'0005'
 
449
CREN            EQU  H'0004'
 
450
ADDEN           EQU  H'0003'
 
451
FERR            EQU  H'0002'
 
452
OERR            EQU  H'0001'
 
453
RX9D            EQU  H'0000'
 
454
RCD8            EQU  H'0000'      ; For backward compatibility
 
455
 
 
456
;----- IPR2 Bits ----------------------------------------------------------
 
457
EEIP            EQU  H'0004'
 
458
BCLIP           EQU  H'0003'
 
459
LVDIP           EQU  H'0002'
 
460
TMR3IP          EQU  H'0001'
 
461
CCP2IP          EQU  H'0000'
 
462
 
 
463
;----- PIR2 Bits ----------------------------------------------------------
 
464
EEIF            EQU  H'0004'
 
465
BCLIF           EQU  H'0003'
 
466
LVDIF           EQU  H'0002'
 
467
TMR3IF          EQU  H'0001'
 
468
CCP2IF          EQU  H'0000'
 
469
 
 
470
;----- PIE2 Bits ----------------------------------------------------------
 
471
EEIE            EQU  H'0004'
 
472
BCLIE           EQU  H'0003'
 
473
LVDIE           EQU  H'0002'
 
474
TMR3IE          EQU  H'0001'
 
475
CCP2IE          EQU  H'0000'
 
476
 
 
477
;----- IPR1 Bits ----------------------------------------------------------
 
478
PSPIP           EQU  H'0007'
 
479
ADIP            EQU  H'0006'
 
480
RCIP            EQU  H'0005'
 
481
TXIP            EQU  H'0004'
 
482
SSPIP           EQU  H'0003'
 
483
CCP1IP          EQU  H'0002'
 
484
TMR2IP          EQU  H'0001'
 
485
TMR1IP          EQU  H'0000'
 
486
 
 
487
;----- PIR1 Bits ----------------------------------------------------------
 
488
PSPIF           EQU  H'0007'
 
489
ADIF            EQU  H'0006'
 
490
RCIF            EQU  H'0005'
 
491
TXIF            EQU  H'0004'
 
492
SSPIF           EQU  H'0003'
 
493
CCP1IF          EQU  H'0002'
 
494
TMR2IF          EQU  H'0001'
 
495
TMR1IF          EQU  H'0000'
 
496
 
 
497
;----- PIE1 Bits ----------------------------------------------------------
 
498
PSPIE           EQU  H'0007'
 
499
ADIE            EQU  H'0006'
 
500
RCIE            EQU  H'0005'
 
501
TXIE            EQU  H'0004'
 
502
SSPIE           EQU  H'0003'
 
503
CCP1IE          EQU  H'0002'
 
504
TMR2IE          EQU  H'0001'
 
505
TMR1IE          EQU  H'0000'
 
506
 
 
507
;==========================================================================
 
508
;
 
509
;       I/O Pin Name Definitions
 
510
;
 
511
;==========================================================================
 
512
 
 
513
;----- PORTA ------------------------------------------------------------------
 
514
RA0             EQU  0
 
515
AN0             EQU  0
 
516
RA1             EQU  1
 
517
AN1             EQU  1
 
518
RA2             EQU  2
 
519
AN2             EQU  2
 
520
VREFM           EQU  2
 
521
RA3             EQU  3
 
522
AN3             EQU  3
 
523
VREFP           EQU  3
 
524
RA4             EQU  4
 
525
T0CKI           EQU  4
 
526
RA5             EQU  5
 
527
AN4             EQU  5
 
528
SS              EQU  5
 
529
LVDIN           EQU  5
 
530
RA6             EQU  6
 
531
OSC2            EQU  6
 
532
CLKO            EQU  6
 
533
 
 
534
 
 
535
;----- PORTB ------------------------------------------------------------------
 
536
RB0             EQU  0
 
537
INT0            EQU  0
 
538
RB1             EQU  1
 
539
INT1            EQU  1
 
540
RB2             EQU  2
 
541
INT2            EQU  2
 
542
RB3             EQU  3
 
543
CCP2A           EQU  3
 
544
RB4             EQU  4
 
545
RB5             EQU  5
 
546
RB6             EQU  6
 
547
RB7             EQU  7
 
548
 
 
549
 
 
550
;----- PORTC ------------------------------------------------------------------
 
551
RC0             EQU  0
 
552
T1OSO           EQU  0
 
553
T1CKI           EQU  0
 
554
RC1             EQU  1
 
555
T1OSI           EQU  1
 
556
CCP2            EQU  1
 
557
RC2             EQU  2
 
558
CCP1            EQU  2
 
559
RC3             EQU  3
 
560
SCK             EQU  3
 
561
SCL             EQU  3
 
562
RC4             EQU  4
 
563
SDI             EQU  4
 
564
SDA             EQU  4
 
565
RC5             EQU  5
 
566
SDO             EQU  5
 
567
RC6             EQU  6
 
568
TX              EQU  6
 
569
CK              EQU  6
 
570
RC7             EQU  7
 
571
RX              EQU  7
 
572
;****DT              EQU  7      ;*** Not Available due to conflict with
 
573
                                 ;***    Define Table (DT) directive
 
574
 
 
575
 
 
576
 
 
577
;==========================================================================
 
578
 
 
579
 
 
580
;==========================================================================
 
581
;
 
582
;       RAM Definition
 
583
;
 
584
;==========================================================================
 
585
 
 
586
;       __MAXRAM H'2FF'
 
587
 
 
588
;==========================================================================
 
589
;
 
590
;       Configuration Bits
 
591
;
 
592
;     Data Sheet    Include File                  Address
 
593
;     CONFIG1L    = Configuration Byte 0          300000h
 
594
;     CONFIG1H    = Configuration Byte 1          300001h
 
595
;     CONFIG2L    = Configuration Byte 2          300002h
 
596
;     CONFIG2H    = Configuration Byte 3          300003h
 
597
;     CONFIG3L    = Configuration Byte 4          300004h
 
598
;     CONFIG3H    = Configuration Byte 5          300005h
 
599
;     CONFIG4L    = Configuration Byte 6          300006h
 
600
;     CONFIG4H    = Configuration Byte 7          300007h
 
601
;     CONFIG5L    = Configuration Byte 8          300008h
 
602
;     CONFIG5H    = Configuration Byte 9          300009h
 
603
;     CONFIG6L    = Configuration Byte A          30000ah
 
604
;     CONFIG6H    = Configuration Byte B          30000bh
 
605
;     CONFIG7L    = Configuration Byte C          30000ch
 
606
;     CONFIG7H    = Configuration Byte D          30000dh
 
607
;
 
608
;==========================================================================
 
609
;
 
610
;Configuration Byte 1 Options
 
611
_OSCS_ON_1        EQU  H'DF'    ; Oscillator Switch enable
 
612
_OSCS_OFF_1       EQU  H'FF'
 
613
 
 
614
_LP_OSC_1         EQU  H'F8'    ; Oscillator type
 
615
_XT_OSC_1         EQU  H'F9'
 
616
_HS_OSC_1         EQU  H'FA'
 
617
_RC_OSC_1         EQU  H'FB'
 
618
_EC_OSC_1         EQU  H'FC'    ; External Clock w/OSC2 output divide by 4
 
619
_ECIO_OSC_1       EQU  H'FD'    ; w/OSC2 as an IO pin (RA6)
 
620
_HSPLL_OSC_1      EQU  H'FE'    ; HS PLL
 
621
_RCIO_OSC_1       EQU  H'FF'    ; RC w/OSC2 as an IO pin (RA6)
 
622
 
 
623
;Configuration Byte 2 Options
 
624
_BOR_ON_2         EQU  H'FF'    ; Brown-Out Reset enable
 
625
_BOR_OFF_2        EQU  H'FD'
 
626
_PWRT_OFF_2       EQU  H'FF'    ; Power-Up Timer enable
 
627
_PWRT_ON_2        EQU  H'FE'
 
628
_BORV_20_2        EQU  H'FF'    ; BOR Voltage - 2.0v
 
629
_BORV_27_2        EQU  H'FB'    ;               2.7v
 
630
_BORV_42_2        EQU  H'F7'    ;               4.2v
 
631
_BORV_45_2        EQU  H'F3'    ;               4.5v
 
632
 
 
633
;Configuration Byte 3 Options
 
634
_WDT_ON_3         EQU  H'FF'    ; Watch Dog Timer enable
 
635
_WDT_OFF_3        EQU  H'FE'
 
636
_WDTPS_128_3      EQU  H'FF'    ; Watch Dog Timer PostScaler count
 
637
_WDTPS_64_3       EQU  H'FD'
 
638
_WDTPS_32_3       EQU  H'FB'
 
639
_WDTPS_16_3       EQU  H'F9'
 
640
_WDTPS_8_3        EQU  H'F7'
 
641
_WDTPS_4_3        EQU  H'F5'
 
642
_WDTPS_2_3        EQU  H'F3'
 
643
_WDTPS_1_3        EQU  H'F1'
 
644
 
 
645
;Configuration Byte 5 Options
 
646
_CCP2MX_ON_5      EQU  H'FF'    ; CCP2 pin Mux enable
 
647
_CCP2MX_OFF_5     EQU  H'FE'
 
648
 
 
649
;Configuration Byte 6 Options
 
650
_STVR_ON_6        EQU  H'FF'    ; Stack over/underflow Reset enable
 
651
_STVR_OFF_6       EQU  H'FE'
 
652
_LVP_ON_6         EQU  H'FF'    ; Low-voltage ICSP enable
 
653
_LVP_OFF_6        EQU  H'FB'
 
654
_DEBUG_ON_6       EQU  H'7F'    ; Backgound Debugger enable
 
655
_DEBUG_OFF_6      EQU  H'FF'
 
656
 
 
657
;Configuration Byte 8 Options
 
658
_CP0_ON_8         EQU  H'FE'    ; Code protect user block enable
 
659
_CP0_OFF_8        EQU  H'FF'
 
660
_CP1_ON_8         EQU  H'FD'
 
661
_CP1_OFF_8        EQU  H'FF'
 
662
 
 
663
;Configuration Byte 9 Options
 
664
_CPB_ON_9         EQU  H'BF'    ; Code protect boot block enable
 
665
_CPB_OFF_9        EQU  H'FF'
 
666
_CPD_ON_9         EQU  H'7F'    ; Code protect Data EE enable
 
667
_CPD_OFF_9        EQU  H'FF'
 
668
 
 
669
;Configuration Byte A Options
 
670
_WRT0_ON_A        EQU  H'FE'    ; Write protect user block enable
 
671
_WRT0_OFF_A       EQU  H'FF'
 
672
_WRT1_ON_A        EQU  H'FD'
 
673
_WRT1_OFF_A       EQU  H'FF'
 
674
 
 
675
;Configuration Byte B Options
 
676
_WRTC_ON_B        EQU  H'DF'    ; Write protect CONFIG regs enable
 
677
_WRTC_OFF_B       EQU  H'FF'
 
678
_WRTB_ON_B        EQU  H'BF'    ; Write protect boot block enable
 
679
_WRTB_OFF_B       EQU  H'FF'
 
680
_WRTD_ON_B        EQU  H'7F'    ; Write protect Data EE enable
 
681
_WRTD_OFF_B       EQU  H'FF'
 
682
 
 
683
;Configuration Byte C Options
 
684
_EBTR0_ON_C       EQU  H'FE'    ; Table Read protect user block enable
 
685
_EBTR0_OFF_C      EQU  H'FF'
 
686
_EBTR1_ON_C       EQU  H'FD'
 
687
_EBTR1_OFF_C      EQU  H'FF'
 
688
 
 
689
;Configuration Byte D Options
 
690
_EBTRB_ON_D       EQU  H'BF'    ; Table Read protect boot block enable
 
691
_EBTRB_OFF_D      EQU  H'FF'
 
692
 
 
693
; To use the Configuration Bits, place the following lines in your source code
 
694
;  in the following format, and change the configuration value to the desired
 
695
;  setting (such as CP_OFF to CP_ON).  These are currently commented out here
 
696
;  and each __CONFIG line should have the preceding semicolon removed when
 
697
;  pasted into your source code.
 
698
 
 
699
;  The following is a assignment of address values for all of the configuration
 
700
;  registers for the purpose of table reads
 
701
_CONFIG0        EQU    H'300000'
 
702
_CONFIG1        EQU    H'300001'
 
703
_CONFIG2        EQU    H'300002'
 
704
_CONFIG3        EQU    H'300003'
 
705
_CONFIG4        EQU    H'300004'
 
706
_CONFIG5        EQU    H'300005'
 
707
_CONFIG6        EQU    H'300006'
 
708
_CONFIG7        EQU    H'300007'
 
709
_CONFIG8        EQU    H'300008'
 
710
_CONFIG9        EQU    H'300009'
 
711
_CONFIGA        EQU    H'30000A'
 
712
_CONFIGB        EQU    H'30000B'
 
713
_CONFIGC        EQU    H'30000C'
 
714
_CONFIGD        EQU    H'30000D'
 
715
_DEVID1         EQU    H'3FFFFE'
 
716
_DEVID2         EQU    H'3FFFFF'
 
717
_IDLOC0         EQU    H'200000'
 
718
_IDLOC1         EQU    H'200001'
 
719
_IDLOC2         EQU    H'200002'
 
720
_IDLOC3         EQU    H'200003'
 
721
_IDLOC4         EQU    H'200004'
 
722
_IDLOC5         EQU    H'200005'
 
723
_IDLOC6         EQU    H'200006'
 
724
_IDLOC7         EQU    H'200007'
 
725
 
 
726
;Program Configuration Register 1
 
727
;               __CONFIG    _CONFIG1, _OSCS_OFF_1 & _RCIO_OSC_1
 
728
 
 
729
;Program Configuration Register 2
 
730
;               __CONFIG    _CONFIG2, _BOR_ON_2 & _BORV_20_2 & _PWRT_OFF_2
 
731
 
 
732
;Program Configuration Register 3
 
733
;               __CONFIG    _CONFIG3, _WDT_ON_3 & _WDTPS_128_3
 
734
 
 
735
;Program Configuration Register 5
 
736
;               __CONFIG    _CONFIG5, _CCP2MX_ON_5
 
737
 
 
738
;Program Configuration Register 6
 
739
;               __CONFIG    _CONFIG6, _STVR_ON_6 & _LVP_OFF_6 & _DEBUG_OFF_6
 
740
 
 
741
;Program Configuration Register 8
 
742
;               __CONFIG    _CONFIG8, _CP0_OFF_8 & _CP1_OFF_8
 
743
 
 
744
;Program Configuration Register 9
 
745
;               __CONFIG    _CONFIG9, _CPB_ON_9 & _CPD_OFF_9
 
746
 
 
747
;Program Configuration Register A
 
748
;               __CONFIG    _CONFIGA, _WRT0_OFF_A & _WRT1_OFF_A
 
749
 
 
750
;Program Configuration Register B
 
751
;               __CONFIG    _CONFIGB, _WRTC_OFF_C & _WRTC_OFF_B & _WRTC_OFF_D
 
752
 
 
753
;Program Configuration Register C
 
754
;               __CONFIG    _CONFIGC, _EBTR0_OFF_C & _EBTR1_OFF_C
 
755
 
 
756
;Program Configuration Register D
 
757
;               __CONFIG    _CONFIGD, _EBTRB_OFF_D
 
758
 
 
759
;ID Locations Register 0
 
760
;               __IDLOCS    _IDLOC0, <expression>
 
761
 
 
762
;ID Locations Register 1
 
763
;               __IDLOCS    _IDLOC1, <expression>
 
764
 
 
765
;ID Locations Register 2
 
766
;               __IDLOCS    _IDLOC2, <expression>
 
767
 
 
768
;ID Locations Register 3
 
769
;               __IDLOCS    _IDLOC3, <expression>
 
770
 
 
771
;ID Locations Register 4
 
772
;               __IDLOCS    _IDLOC4, <expression>
 
773
 
 
774
;ID Locations Register 5
 
775
;               __IDLOCS    _IDLOC5, <expression>
 
776
 
 
777
;ID Locations Register 6
 
778
;               __IDLOCS    _IDLOC6, <expression>
 
779
 
 
780
;ID Locations Register 7
 
781
;               __IDLOCS    _IDLOC7, <expression>
 
782
 
 
783
;Device ID registers hold device ID and revision number and can only be read
 
784
;Device ID Register 1
 
785
;               DEV2, DEV1, DEV0, REV4, REV3, REV2, REV1, REV0
 
786
;Device ID Register 2
 
787
;               DEV10, DEV9, DEV8, DEV7, DEV6, DEV5, DEV4, DEV3
 
788
 
 
789
 
 
790
;==========================================================================
 
791
        LIST