~ubuntu-branches/ubuntu/warty/avr-libc/warty

« back to all changes in this revision

Viewing changes to include/avr/iom32.h

  • Committer: Bazaar Package Importer
  • Author(s): Hakan Ardo
  • Date: 2004-03-29 15:08:19 UTC
  • Revision ID: james.westby@ubuntu.com-20040329150819-ditjnl78x2q1k2s7
Tags: 1:1.0.3-1
Upstream update

Show diffs side-by-side

added added

removed removed

Lines of Context:
 
1
/* Copyright (c) 2002, Steinar Haugen
 
2
   All rights reserved.
 
3
 
 
4
   Redistribution and use in source and binary forms, with or without
 
5
   modification, are permitted provided that the following conditions are met:
 
6
 
 
7
   * Redistributions of source code must retain the above copyright
 
8
     notice, this list of conditions and the following disclaimer.
 
9
   * Redistributions in binary form must reproduce the above copyright
 
10
     notice, this list of conditions and the following disclaimer in
 
11
     the documentation and/or other materials provided with the
 
12
     distribution.
 
13
 
 
14
  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
 
15
  AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
 
16
  IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
 
17
  ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
 
18
  LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
 
19
  CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
 
20
  SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
 
21
  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
 
22
  CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
 
23
  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
 
24
  POSSIBILITY OF SUCH DAMAGE. */
 
25
 
 
26
/* $Id: iom32.h,v 1.5 2003/02/17 09:57:28 marekm Exp $ */
 
27
 
 
28
/* avr/iom32.h - definitions for ATmega32 */
 
29
 
 
30
#ifndef _AVR_IOM32_H_
 
31
#define _AVR_IOM32_H_ 1
 
32
 
 
33
/* This file should only be included from <avr/io.h>, never directly. */
 
34
 
 
35
#ifndef _AVR_IO_H_
 
36
#  error "Include <avr/io.h> instead of this file."
 
37
#endif
 
38
 
 
39
#ifndef _AVR_IOXXX_H_
 
40
#  define _AVR_IOXXX_H_ "iom32.h"
 
41
#else
 
42
#  error "Attempt to include more than one <avr/ioXXX.h> file."
 
43
#endif 
 
44
 
 
45
/* I/O registers */
 
46
 
 
47
/* TWI stands for "Two Wire Interface" or "TWI Was I2C(tm)" */
 
48
#define TWBR    _SFR_IO8(0x00)
 
49
#define TWSR    _SFR_IO8(0x01)
 
50
#define TWAR    _SFR_IO8(0x02)
 
51
#define TWDR    _SFR_IO8(0x03)
 
52
 
 
53
/* ADC */
 
54
#ifndef __ASSEMBLER__
 
55
#define ADC     _SFR_IO16(0x04)
 
56
#endif
 
57
#define ADCW    _SFR_IO16(0x04)
 
58
#define ADCL    _SFR_IO8(0x04)
 
59
#define ADCH    _SFR_IO8(0x05)
 
60
#define ADCSRA  _SFR_IO8(0x06)
 
61
#define ADMUX   _SFR_IO8(0x07)
 
62
 
 
63
/* analog comparator */
 
64
#define ACSR    _SFR_IO8(0x08)
 
65
 
 
66
/* USART */
 
67
#define UBRRL   _SFR_IO8(0x09)
 
68
#define UCSRB   _SFR_IO8(0x0A)
 
69
#define UCSRA   _SFR_IO8(0x0B)
 
70
#define UDR     _SFR_IO8(0x0C)
 
71
 
 
72
/* SPI */
 
73
#define SPCR    _SFR_IO8(0x0D)
 
74
#define SPSR    _SFR_IO8(0x0E)
 
75
#define SPDR    _SFR_IO8(0x0F)
 
76
 
 
77
/* Port D */
 
78
#define PIND    _SFR_IO8(0x10)
 
79
#define DDRD    _SFR_IO8(0x11)
 
80
#define PORTD   _SFR_IO8(0x12)
 
81
 
 
82
/* Port C */
 
83
#define PINC    _SFR_IO8(0x13)
 
84
#define DDRC    _SFR_IO8(0x14)
 
85
#define PORTC   _SFR_IO8(0x15)
 
86
 
 
87
/* Port B */
 
88
#define PINB    _SFR_IO8(0x16)
 
89
#define DDRB    _SFR_IO8(0x17)
 
90
#define PORTB   _SFR_IO8(0x18)
 
91
 
 
92
/* Port A */
 
93
#define PINA    _SFR_IO8(0x19)
 
94
#define DDRA    _SFR_IO8(0x1A)
 
95
#define PORTA   _SFR_IO8(0x1B)
 
96
 
 
97
/* 0x1C..0x1F EEPROM */
 
98
 
 
99
#define UBRRH   _SFR_IO8(0x20)
 
100
#define UCSRC   UBRRH
 
101
 
 
102
#define WDTCR   _SFR_IO8(0x21)
 
103
 
 
104
#define ASSR    _SFR_IO8(0x22)
 
105
 
 
106
/* Timer 2 */
 
107
#define OCR2    _SFR_IO8(0x23)
 
108
#define TCNT2   _SFR_IO8(0x24)
 
109
#define TCCR2   _SFR_IO8(0x25)
 
110
 
 
111
/* Timer 1 */
 
112
#define ICR1    _SFR_IO16(0x26)
 
113
#define ICR1L   _SFR_IO8(0x26)
 
114
#define ICR1H   _SFR_IO8(0x27)
 
115
#define OCR1B   _SFR_IO16(0x28)
 
116
#define OCR1BL  _SFR_IO8(0x28)
 
117
#define OCR1BH  _SFR_IO8(0x29)
 
118
#define OCR1A   _SFR_IO16(0x2A)
 
119
#define OCR1AL  _SFR_IO8(0x2A)
 
120
#define OCR1AH  _SFR_IO8(0x2B)
 
121
#define TCNT1   _SFR_IO16(0x2C)
 
122
#define TCNT1L  _SFR_IO8(0x2C)
 
123
#define TCNT1H  _SFR_IO8(0x2D)
 
124
#define TCCR1B  _SFR_IO8(0x2E)
 
125
#define TCCR1A  _SFR_IO8(0x2F)
 
126
 
 
127
#define SFIOR   _SFR_IO8(0x30)
 
128
 
 
129
#define OSCCAL  _SFR_IO8(0x31)
 
130
#define OCDR    OSCCAL
 
131
 
 
132
/* Timer 0 */
 
133
#define TCNT0   _SFR_IO8(0x32)
 
134
#define TCCR0   _SFR_IO8(0x33)
 
135
 
 
136
#define MCUSR   _SFR_IO8(0x34)
 
137
#define MCUCSR  MCUSR
 
138
#define MCUCR   _SFR_IO8(0x35)
 
139
 
 
140
#define TWCR    _SFR_IO8(0x36)
 
141
 
 
142
#define SPMCR   _SFR_IO8(0x37)
 
143
 
 
144
#define TIFR    _SFR_IO8(0x38)
 
145
#define TIMSK   _SFR_IO8(0x39)
 
146
 
 
147
#define GIFR    _SFR_IO8(0x3A)
 
148
#define GIMSK   _SFR_IO8(0x3B)
 
149
#define GICR    GIMSK
 
150
 
 
151
#define OCR0    _SFR_IO8(0x3C)
 
152
 
 
153
/* 0x3D..0x3E SP */
 
154
 
 
155
/* 0x3F SREG */
 
156
 
 
157
/* Interrupt vectors */
 
158
 
 
159
#define SIG_INTERRUPT0          _VECTOR(1)
 
160
#define SIG_INTERRUPT1          _VECTOR(2)
 
161
#define SIG_INTERRUPT2          _VECTOR(3)
 
162
#define SIG_OUTPUT_COMPARE2     _VECTOR(4)
 
163
#define SIG_OVERFLOW2           _VECTOR(5)
 
164
#define SIG_INPUT_CAPTURE1      _VECTOR(6)
 
165
#define SIG_OUTPUT_COMPARE1A    _VECTOR(7)
 
166
#define SIG_OUTPUT_COMPARE1B    _VECTOR(8)
 
167
#define SIG_OVERFLOW1           _VECTOR(9)
 
168
#define SIG_OUTPUT_COMPARE0     _VECTOR(10)
 
169
#define SIG_OVERFLOW0           _VECTOR(11)
 
170
#define SIG_SPI                 _VECTOR(12)
 
171
#define SIG_UART_RECV           _VECTOR(13)
 
172
#define SIG_UART_DATA           _VECTOR(14)
 
173
#define SIG_UART_TRANS          _VECTOR(15)
 
174
#define SIG_ADC                 _VECTOR(16)
 
175
#define SIG_EEPROM_READY        _VECTOR(17)
 
176
#define SIG_COMPARATOR          _VECTOR(18)
 
177
#define SIG_2WIRE_SERIAL        _VECTOR(19)
 
178
#define SIG_SPM_READY           _VECTOR(20)
 
179
 
 
180
#define _VECTORS_SIZE 84
 
181
 
 
182
/* Bit numbers */
 
183
 
 
184
/* GICR */
 
185
#define INT1    7
 
186
#define INT0    6
 
187
#define INT2    5
 
188
#define IVSEL   1
 
189
#define IVCE    0
 
190
 
 
191
/* GIFR */
 
192
#define INTF1   7
 
193
#define INTF0   6
 
194
#define INTF2   5
 
195
 
 
196
/* TIMSK */
 
197
#define OCIE2   7
 
198
#define TOIE2   6
 
199
#define TICIE1  5
 
200
#define OCIE1A  4
 
201
#define OCIE1B  3
 
202
#define TOIE1   2
 
203
#define OCIE0   1
 
204
#define TOIE0   0
 
205
 
 
206
/* TIFR */
 
207
#define OCF2    7
 
208
#define TOV2    6
 
209
#define ICF1    5
 
210
#define OCF1A   4
 
211
#define OCF1B   3
 
212
#define TOV1    2
 
213
#define OCF0    1
 
214
#define TOV0    0
 
215
 
 
216
/* SPMCR */
 
217
#define SPMIE   7
 
218
#define RWWSB   6
 
219
/* bit 5 reserved */
 
220
#define RWWSRE  4
 
221
#define BLBSET  3
 
222
#define PGWRT   2
 
223
#define PGERS   1
 
224
#define SPMEN   0
 
225
 
 
226
/* TWCR */
 
227
#define TWINT   7
 
228
#define TWEA    6
 
229
#define TWSTA   5
 
230
#define TWSTO   4
 
231
#define TWWC    3
 
232
#define TWEN    2
 
233
/* bit 1 reserved */
 
234
#define TWIE    0
 
235
 
 
236
/* TWAR */
 
237
#define TWA6    7
 
238
#define TWA5    6
 
239
#define TWA4    5
 
240
#define TWA3    4
 
241
#define TWA2    3
 
242
#define TWA1    2
 
243
#define TWA0    1
 
244
#define TWGCE   0
 
245
 
 
246
/* TWSR */
 
247
#define TWS7    7
 
248
#define TWS6    6
 
249
#define TWS5    5
 
250
#define TWS4    4
 
251
#define TWS3    3
 
252
/* bit 2 reserved */
 
253
#define TWPS1   1
 
254
#define TWPS0   0
 
255
 
 
256
/* MCUCR */
 
257
#define SE      7
 
258
#define SM2     6
 
259
#define SM1     5
 
260
#define SM0     4
 
261
#define ISC11   3
 
262
#define ISC10   2
 
263
#define ISC01   1
 
264
#define ISC00   0
 
265
 
 
266
/* MCUCSR */
 
267
#define JTD     7
 
268
#define ISC2    6
 
269
/* bit 5 reserved */
 
270
#define JTRF    4
 
271
#define WDRF    3
 
272
#define BORF    2
 
273
#define EXTRF   1
 
274
#define PORF    0
 
275
 
 
276
/* SFIOR */
 
277
#define ADTS2   7
 
278
#define ADTS1   6
 
279
#define ADTS0   5
 
280
/* bit 4 reserved */
 
281
#define ACME    3
 
282
#define PUD     2
 
283
#define PSR2    1
 
284
#define PSR10   0
 
285
 
 
286
/* TCCR0 */
 
287
#define FOC0    7
 
288
#define WGM00   6
 
289
#define COM01   5
 
290
#define COM00   4
 
291
#define WGM01   3
 
292
#define CS02    2
 
293
#define CS01    1
 
294
#define CS00    0
 
295
 
 
296
/* TCCR2 */
 
297
#define FOC2    7
 
298
#define WGM20   6
 
299
#define COM21   5
 
300
#define COM20   4
 
301
#define WGM21   3
 
302
#define CS22    2
 
303
#define CS21    1
 
304
#define CS20    0
 
305
 
 
306
/* ASSR */
 
307
/* bits 7-4 reserved */
 
308
#define AS2     3
 
309
#define TCN2UB  2
 
310
#define OCR2UB  1
 
311
#define TCR2UB  0
 
312
 
 
313
/* TCCR1A */
 
314
#define COM1A1  7
 
315
#define COM1A0  6
 
316
#define COM1B1  5
 
317
#define COM1B0  4
 
318
#define FOC1A   3
 
319
#define FOC1B   2
 
320
#define WGM11   1
 
321
#define WGM10   0
 
322
 
 
323
/* TCCR1B */
 
324
#define ICNC1   7
 
325
#define ICES1   6
 
326
/* bit 5 reserved */
 
327
#define WGM13   4
 
328
#define WGM12   3
 
329
#define CS12    2
 
330
#define CS11    1
 
331
#define CS10    0
 
332
 
 
333
/* WDTCR */
 
334
/* bits 7-5 reserved */
 
335
#define WDTOE   4
 
336
#define WDE     3
 
337
#define WDP2    2
 
338
#define WDP1    1
 
339
#define WDP0    0
 
340
 
 
341
/* PA7-PA0 = ADC7-ADC0 */
 
342
/* PORTA */
 
343
#define PA7     7
 
344
#define PA6     6
 
345
#define PA5     5
 
346
#define PA4     4
 
347
#define PA3     3
 
348
#define PA2     2
 
349
#define PA1     1
 
350
#define PA0     0
 
351
 
 
352
/* DDRA */
 
353
#define DDA7    7
 
354
#define DDA6    6
 
355
#define DDA5    5
 
356
#define DDA4    4
 
357
#define DDA3    3
 
358
#define DDA2    2
 
359
#define DDA1    1
 
360
#define DDA0    0
 
361
 
 
362
/* PINA */
 
363
#define PINA7   7
 
364
#define PINA6   6
 
365
#define PINA5   5
 
366
#define PINA4   4
 
367
#define PINA3   3
 
368
#define PINA2   2
 
369
#define PINA1   1
 
370
#define PINA0   0
 
371
 
 
372
/*
 
373
   PB7 = SCK
 
374
   PB6 = MISO
 
375
   PB5 = MOSI
 
376
   PB4 = SS#
 
377
   PB3 = OC0/AIN1
 
378
   PB2 = INT2/AIN0
 
379
   PB1 = T1
 
380
   PB0 = XCK/T0
 
381
 */
 
382
 
 
383
/* PORTB */
 
384
#define PB7     7
 
385
#define PB6     6
 
386
#define PB5     5
 
387
#define PB4     4
 
388
#define PB3     3
 
389
#define PB2     2
 
390
#define PB1     1
 
391
#define PB0     0
 
392
 
 
393
/* DDRB */
 
394
#define DDB7    7
 
395
#define DDB6    6
 
396
#define DDB5    5
 
397
#define DDB4    4
 
398
#define DDB3    3
 
399
#define DDB2    2
 
400
#define DDB1    1
 
401
#define DDB0    0
 
402
 
 
403
/* PINB */
 
404
#define PINB7   7
 
405
#define PINB6   6
 
406
#define PINB5   5
 
407
#define PINB4   4
 
408
#define PINB3   3
 
409
#define PINB2   2
 
410
#define PINB1   1
 
411
#define PINB0   0
 
412
 
 
413
/*
 
414
   PC7 = TOSC2
 
415
   PC6 = TOSC1
 
416
   PC1 = SDA
 
417
   PC0 = SCL
 
418
 */
 
419
/* PORTC */
 
420
#define PC7     7
 
421
#define PC6     6
 
422
#define PC5     5
 
423
#define PC4     4
 
424
#define PC3     3
 
425
#define PC2     2
 
426
#define PC1     1
 
427
#define PC0     0
 
428
 
 
429
/* DDRC */
 
430
#define DDC7    7
 
431
#define DDC6    6
 
432
#define DDC5    5
 
433
#define DDC4    4
 
434
#define DDC3    3
 
435
#define DDC2    2
 
436
#define DDC1    1
 
437
#define DDC0    0
 
438
 
 
439
/* PINC */
 
440
#define PINC7   7
 
441
#define PINC6   6
 
442
#define PINC5   5
 
443
#define PINC4   4
 
444
#define PINC3   3
 
445
#define PINC2   2
 
446
#define PINC1   1
 
447
#define PINC0   0
 
448
 
 
449
/*
 
450
   PD7 = OC2
 
451
   PD6 = ICP
 
452
   PD5 = OC1A
 
453
   PD4 = OC1B
 
454
   PD3 = INT1
 
455
   PD2 = INT0
 
456
   PD1 = TXD
 
457
   PD0 = RXD
 
458
 */
 
459
 
 
460
/* PORTD */
 
461
#define PD7     7
 
462
#define PD6     6
 
463
#define PD5     5
 
464
#define PD4     4
 
465
#define PD3     3
 
466
#define PD2     2
 
467
#define PD1     1
 
468
#define PD0     0
 
469
 
 
470
/* DDRD */
 
471
#define DDD7    7
 
472
#define DDD6    6
 
473
#define DDD5    5
 
474
#define DDD4    4
 
475
#define DDD3    3
 
476
#define DDD2    2
 
477
#define DDD1    1
 
478
#define DDD0    0
 
479
 
 
480
/* PIND */
 
481
#define PIND7   7
 
482
#define PIND6   6
 
483
#define PIND5   5
 
484
#define PIND4   4
 
485
#define PIND3   3
 
486
#define PIND2   2
 
487
#define PIND1   1
 
488
#define PIND0   0
 
489
 
 
490
/* SPSR */
 
491
#define SPIF    7
 
492
#define WCOL    6
 
493
/* bits 5-1 reserved */
 
494
#define SPI2X   0
 
495
 
 
496
/* SPCR */
 
497
#define SPIE    7
 
498
#define SPE     6
 
499
#define DORD    5
 
500
#define MSTR    4
 
501
#define CPOL    3
 
502
#define CPHA    2
 
503
#define SPR1    1
 
504
#define SPR0    0
 
505
 
 
506
/* UCSRA */
 
507
#define RXC     7
 
508
#define TXC     6
 
509
#define UDRE    5
 
510
#define FE      4
 
511
#define DOR     3
 
512
#define PE      2
 
513
#define U2X     1
 
514
#define MPCM    0
 
515
 
 
516
/* UCSRB */
 
517
#define RXCIE   7
 
518
#define TXCIE   6
 
519
#define UDRIE   5
 
520
#define RXEN    4
 
521
#define TXEN    3
 
522
#define UCSZ2   2
 
523
#define RXB8    1
 
524
#define TXB8    0
 
525
 
 
526
/* UCSRC */
 
527
#define URSEL   7
 
528
#define UMSEL   6
 
529
#define UPM1    5
 
530
#define UPM0    4
 
531
#define USBS    3
 
532
#define UCSZ1   2
 
533
#define UCSZ0   1
 
534
#define UCPOL   0
 
535
 
 
536
/* ACSR */
 
537
#define ACD     7
 
538
#define ACBG    6
 
539
#define ACO     5
 
540
#define ACI     4
 
541
#define ACIE    3
 
542
#define ACIC    2
 
543
#define ACIS1   1
 
544
#define ACIS0   0
 
545
 
 
546
/* ADCSRA */
 
547
#define ADEN    7
 
548
#define ADSC    6
 
549
#define ADATE   5
 
550
#define ADIF    4
 
551
#define ADIE    3
 
552
#define ADPS2   2
 
553
#define ADPS1   1
 
554
#define ADPS0   0
 
555
 
 
556
/* ADMUX */
 
557
#define REFS1   7
 
558
#define REFS0   6
 
559
#define ADLAR   5
 
560
#define MUX4    4
 
561
#define MUX3    3
 
562
#define MUX2    2
 
563
#define MUX1    1
 
564
#define MUX0    0
 
565
 
 
566
/* Constants */
 
567
#define SPM_PAGESIZE 128
 
568
#define RAMEND      0x85F
 
569
#define XRAMEND     0x85F
 
570
#define E2END       0x3FF
 
571
#define FLASHEND    0x7FFF
 
572
 
 
573
#endif /* _AVR_IOM32_H_ */