← Back to branch summary

~abogani/ubuntu/lucid/avr-libc/avr-libc.fix-FTBFS

« back to all changes in this revision

Viewing changes to include/avr/iocanxx.h

  • Committer: Bazaar Package Importer
  • Author(s): Hakan Ardo
  • Date: 2007-12-29 16:20:03 UTC
  • mfrom: (1.1.5 upstream)
  • Revision ID: james.westby@ubuntu.com-20071229162003-lyyrt60vipc9xbwm
Tags: 1:1.4.7-1
http://bugs.debian.org/410831
http://bugs.debian.org/420163
http://bugs.debian.org/421088
http://bugs.debian.org/452199
http://bugs.debian.org/394231
* New upstream release (closes: #410831, #420163, #421088, #452199, #394231)
* Replaced tetex packages with texlive in Build-Depends (closes:
  #427266)
* Now ignores returnstatus of pdflatex when generating docs to prevent
  the build processing from halting on latex warnings (closes:
  #427266)

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/avr/iocanxx.h
28
28
  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29
29
  POSSIBILITY OF SUCH DAMAGE. */
30
30
 
31
 
/* $Id: iocanxx.h,v 1.1.2.4 2007/01/22 23:27:45 joerg_wunsch Exp $ */
 
31
/* $Id: iocanxx.h,v 1.1.2.6 2007/10/25 20:34:15 aesok Exp $ */
32
32
 
33
33
/* This file is based largely on:
34
34
   - iom128.h by Peter Jansen (bit defines)
547
547
/* USART0, Rx Complete */
548
548
#define USART0_RX_vect                  _VECTOR(21)
549
549
#define SIG_UART0_RECV                  _VECTOR(21)
 
550
#define SIG_USART0_RECV                 _VECTOR(21)
550
551
 
551
552
/* USART0 Data Register Empty */
552
553
#define USART0_UDRE_vect                _VECTOR(22)
553
554
#define SIG_UART0_DATA                  _VECTOR(22)
 
555
#define SIG_USART0_DATA                 _VECTOR(22)
554
556
 
555
557
/* USART0, Tx Complete */
556
558
#define USART0_TX_vect                  _VECTOR(23)
557
559
#define SIG_UART0_TRANS                 _VECTOR(23)
 
560
#define SIG_USART0_TRANS                _VECTOR(23)
558
561
 
559
562
/* Analog Comparator */
560
563
#define ANALOG_COMP_vect                _VECTOR(24)
591
594
/* USART1, Rx Complete */
592
595
#define USART1_RX_vect                  _VECTOR(32)
593
596
#define SIG_UART1_RECV                  _VECTOR(32)
 
597
#define SIG_USART1_RECV                 _VECTOR(32)
594
598
 
595
599
/* USART1, Data Register Empty */
596
600
#define USART1_UDRE_vect                _VECTOR(33)
597
601
#define SIG_UART1_DATA                  _VECTOR(33)
 
602
#define SIG_USART1_DATA                 _VECTOR(33)
598
603
 
599
604
/* USART1, Tx Complete */
600
605
#define USART1_TX_vect                  _VECTOR(34)
601
606
#define SIG_UART1_TRANS                 _VECTOR(34)
 
607
#define SIG_USART1_TRANS                _VECTOR(34)
602
608
 
603
609
/* 2-wire Serial Interface */
604
610
#define TWI_vect                        _VECTOR(35)
1476
1482
 
1477
1483
/* Register Bits [CANGSTA]  */
1478
1484
/* CAN General Status Register */
 
1485
#define    OVFG       6
1479
1486
#define    OVRG       6
1480
1487
#define    TXBSY      4
1481
1488
#define    RXBSY      3