← Back to branch summary

~darkmuggle-deactivatedaccount/ubuntu/quantal/grub2/fix-872244

« back to all changes in this revision

Viewing changes to kern/powerpc/cache.S

  • Committer: Bazaar Package Importer
  • Author(s): Otavio Salvador
  • Date: 2006-01-05 15:20:40 UTC
  • mto: (17.3.1 squeeze) (1.9.1 upstream)
  • mto: This revision was merged to the branch mainline in revision 4.
  • Revision ID: james.westby@ubuntu.com-20060105152040-b72i5pq1a82z22yi
Tags: upstream-1.92
Import upstream version 1.92

Show diffs side-by-side

added added

removed removed

Lines of Context:
kern/powerpc/cache.S
 
1
/* cache.S - Flush the processor cache for a specific region.  */
 
2
/*
 
3
 *  GRUB  --  GRand Unified Bootloader
 
4
 *  Copyright (C) 2004  Free Software Foundation, Inc.
 
5
 *
 
6
 *  This program is free software; you can redistribute it and/or modify
 
7
 *  it under the terms of the GNU General Public License as published by
 
8
 *  the Free Software Foundation; either version 2 of the License, or
 
9
 *  (at your option) any later version.
 
10
 *
 
11
 *  This program is distributed in the hope that it will be useful,
 
12
 *  but WITHOUT ANY WARRANTY; without even the implied warranty of
 
13
 *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 
14
 *  GNU General Public License for more details.
 
15
 *
 
16
 *  You should have received a copy of the GNU General Public License
 
17
 *  along with this program; if not, write to the Free Software
 
18
 *  Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
 
19
 */
 
20
 
 
21
#define CACHE_LINE_BYTES 32
 
22
 
 
23
        .text
 
24
 
 
25
        .align 2
 
26
        .globl grub_arch_sync_caches
 
27
grub_arch_sync_caches:
 
28
        /* `address' may not be CACHE_LINE_BYTES-aligned.  */
 
29
        andi. 6, 3, CACHE_LINE_BYTES - 1 /* Find the misalignment.  */
 
30
        add 4, 4, 6 /* Adjust `size' to compensate.  */
 
31
 
 
32
        /* Force the dcache lines to memory.  */
 
33
        li 5, 0
 
34
1:      dcbst 5, 3
 
35
        addi 5, 5, CACHE_LINE_BYTES
 
36
        cmpw 5, 4
 
37
        blt 1b
 
38
        sync            /* Force all dcbsts to complete.  */
 
39
 
 
40
        /* Invalidate the icache lines.  */
 
41
        li 5, 0
 
42
1:      icbi 5, 3
 
43
        addi 5, 5, CACHE_LINE_BYTES
 
44
        cmpw 5, 4
 
45
        blt 1b
 
46
        sync            /* Force all icbis to complete.  */
 
47
        isync           /* Discard partially executed instructions that were
 
48
                           loaded from the invalid icache.  */
 
49
        blr