← Back to branch summary

~ubuntu-branches/ubuntu/natty/libva/natty

« back to all changes in this revision

Viewing changes to i965_drv_video/intel_driver.h

  • Committer: Bazaar Package Importer
  • Author(s): Reinhard Tartler, Artur Rona, Reinhard Tartler
  • Date: 2011-02-13 19:01:16 UTC
  • mfrom: (3.2.2 sid)
  • Revision ID: james.westby@ubuntu.com-20110213190116-wy9fqh71nmomiacl
Tags: 1.0.8-3
http://bugs.debian.org/613102
[ Artur Rona ]
* Update library dependencies to fix FTBFS properly.

[ Reinhard Tartler ]
* Disable i965 driver on hurd-i386, Closes: #613102

Show diffs side-by-side

added added

removed removed

Lines of Context:
i965_drv_video/intel_driver.h
9
9
#include <i915_drm.h>
10
10
#include <intel_bufmgr.h>
11
11
 
12
 
#include "va_backend.h"
 
12
#include <va/va_backend.h>
13
13
 
14
14
#if defined(__GNUC__)
15
15
#define INLINE __inline__
17
17
#define INLINE
18
18
#endif
19
19
 
20
 
#define BATCH_SIZE      0x10000
 
20
#define BATCH_SIZE      0x80000
21
21
#define BATCH_RESERVED  0x10
22
22
 
23
23
#define CMD_MI                                  (0x0 << 29)
26
26
#define MI_NOOP                                 (CMD_MI | 0)
27
27
 
28
28
#define MI_BATCH_BUFFER_END                     (CMD_MI | (0xA << 23))
 
29
#define MI_BATCH_BUFFER_START                   (CMD_MI | (0x31 << 23))
29
30
 
30
31
#define MI_FLUSH                                (CMD_MI | (0x4 << 23))
31
 
#define STATE_INSTRUCTION_CACHE_INVALIDATE      (0x1 << 0)
 
32
#define   MI_FLUSH_STATE_INSTRUCTION_CACHE_INVALIDATE   (0x1 << 0)
 
33
 
 
34
#define MI_FLUSH_DW                             (CMD_MI | (0x26 << 23) | 0x2)
 
35
#define   MI_FLUSH_DW_VIDEO_PIPELINE_CACHE_INVALIDATE   (0x1 << 7)
32
36
 
33
37
#define XY_COLOR_BLT_CMD                        (CMD_2D | (0x50 << 22) | 0x04)
34
38
#define XY_COLOR_BLT_WRITE_ALPHA                (1 << 21)
44
48
#define ALIGN(i, n)    (((i) + (n) - 1) & ~((n) - 1))
45
49
#define MIN(a, b) ((a) < (b) ? (a) : (b))
46
50
#define MAX(a, b) ((a) > (b) ? (a) : (b))
 
51
#define ARRAY_ELEMS(a) (sizeof(a) / sizeof((a)[0]))
47
52
 
48
53
#define SET_BLOCKED_SIGSET()   do {     \
49
54
        sigset_t bl_mask;               \
85
90
    int locked;
86
91
 
87
92
    struct intel_batchbuffer *batch;
 
93
    struct intel_batchbuffer *batch_bcs;
88
94
    dri_bufmgr *bufmgr;
89
95
};
90
96
 
118
124
#define PCI_CHIP_G45_G                  0x2E22
119
125
#define PCI_CHIP_G41_G                  0x2E32
120
126
 
121
 
#define PCI_CHIP_IGDNG_D_G              0x0042
122
 
#define PCI_CHIP_IGDNG_M_G              0x0046
123
 
 
124
 
#define IS_G45(devid)           (devid == PCI_CHIP_IGD_E_G || \
125
 
                                 devid == PCI_CHIP_Q45_G || \
126
 
                                 devid == PCI_CHIP_G45_G || \
 
127
#define PCI_CHIP_IRONLAKE_D_G           0x0042
 
128
#define PCI_CHIP_IRONLAKE_M_G           0x0046
 
129
 
 
130
#ifndef PCI_CHIP_SANDYBRIDGE_GT1
 
131
#define PCI_CHIP_SANDYBRIDGE_GT1        0x0102  /* Desktop */
 
132
#define PCI_CHIP_SANDYBRIDGE_GT2        0x0112
 
133
#define PCI_CHIP_SANDYBRIDGE_GT2_PLUS   0x0122
 
134
#define PCI_CHIP_SANDYBRIDGE_M_GT1      0x0106  /* Mobile */
 
135
#define PCI_CHIP_SANDYBRIDGE_M_GT2      0x0116
 
136
#define PCI_CHIP_SANDYBRIDGE_M_GT2_PLUS 0x0126
 
137
#define PCI_CHIP_SANDYBRIDGE_S_GT       0x010A  /* Server */
 
138
#endif
 
139
 
 
140
 
 
141
#define IS_G45(devid)           (devid == PCI_CHIP_IGD_E_G ||   \
 
142
                                 devid == PCI_CHIP_Q45_G ||     \
 
143
                                 devid == PCI_CHIP_G45_G ||     \
127
144
                                 devid == PCI_CHIP_G41_G)
128
145
#define IS_GM45(devid)          (devid == PCI_CHIP_GM45_GM)
129
146
#define IS_G4X(devid)           (IS_G45(devid) || IS_GM45(devid))
130
147
 
131
 
#define IS_IGDNG_D(devid)       (devid == PCI_CHIP_IGDNG_D_G)
132
 
#define IS_IGDNG_M(devid)       (devid == PCI_CHIP_IGDNG_M_G)
133
 
#define IS_IGDNG(devid)         (IS_IGDNG_D(devid) || IS_IGDNG_M(devid))
 
148
#define IS_IRONLAKE_D(devid)    (devid == PCI_CHIP_IRONLAKE_D_G)
 
149
#define IS_IRONLAKE_M(devid)    (devid == PCI_CHIP_IRONLAKE_M_G)
 
150
#define IS_IRONLAKE(devid)      (IS_IRONLAKE_D(devid) || IS_IRONLAKE_M(devid))
 
151
 
 
152
#define IS_GEN6(devid)          (devid == PCI_CHIP_SANDYBRIDGE_GT1 || \
 
153
                                 devid == PCI_CHIP_SANDYBRIDGE_GT2 || \
 
154
                                 devid == PCI_CHIP_SANDYBRIDGE_GT2_PLUS ||\
 
155
                                 devid == PCI_CHIP_SANDYBRIDGE_M_GT1 || \
 
156
                                 devid == PCI_CHIP_SANDYBRIDGE_M_GT2 || \
 
157
                                 devid == PCI_CHIP_SANDYBRIDGE_M_GT2_PLUS || \
 
158
                                 devid == PCI_CHIP_SANDYBRIDGE_S_GT)
134
159
 
135
160
#endif /* _INTEL_DRIVER_H_ */