~ubuntu-branches/ubuntu/raring/avr-libc/raring-proposed

« back to all changes in this revision

Viewing changes to include/avr/iotn48.h

• browse files at revision 10
• compare with another revision
• download diff
• download tarball
• view history from revision 10

Show diffs side-by-side

added

removed

include/avr/iotn48.h

29

29

  POSSIBILITY OF SUCH DAMAGE. 

30

30

*/

31

31

 

32

 

/* $Id: iotn48.h,v 1.4.2.5 2008/04/28 17:06:23 arcanum Exp $ */

 

32

/* $Id: iotn48.h,v 1.4.2.15 2009/03/27 16:26:07 arcanum Exp $ */

33

33

 

34

 

/* avr/iotn48.h - definitions for ATtiny43U */

 

34

/* avr/iotn48.h - definitions for ATtiny48 */

35

35

 

36

36

/* This file should only be included from <avr/io.h>, never directly. */

37

37

 

253

253

#define TCNT0_7 7

254

254

 

255

255

#define OCR0A _SFR_IO8(0x27)

256

 

#define OCROA_0 0

257

 

#define OCROA_1 1

258

 

#define OCROA_2 2

259

 

#define OCROA_3 3

260

 

#define OCROA_4 4

261

 

#define OCROA_5 5

262

 

#define OCROA_6 6

263

 

#define OCROA_7 7

 

256

#define OCR0A_0 0

 

257

#define OCR0A_1 1

 

258

#define OCR0A_2 2

 

259

#define OCR0A_3 3

 

260

#define OCR0A_4 4

 

261

#define OCR0A_5 5

 

262

#define OCR0A_6 6

 

263

#define OCR0A_7 7

264

264

 

265

265

#define OCR0B _SFR_IO8(0x28)

266

266

#define OCR0B_0 0

304

304

 

305

305

#define SPSR _SFR_IO8(0x2D)

306

306

#define SPI2X 0

307

 

#define WCOL 2

308

 

#define SPIF 3

 

307

#define WCOL 6

 

308

#define SPIF 7

309

309

 

310

310

#define SPDR _SFR_IO8(0x2E)

311

311

#define SPDR0 0

331

331

#define SE 0

332

332

#define SM0 1

333

333

#define SM1 2

334

 

#define SM2 3

335

334

 

336

335

#define MCUSR _SFR_IO8(0x34)

337

336

#define PORF 0

340

339

#define WDRF 3

341

340

 

342

341

#define MCUCR _SFR_IO8(0x35)

343

 

#define IVCE 0

344

342

#define PUD 4

 

343

#define BODSE 5

 

344

#define BODS 6

345

345

 

346

346

#define SPMCSR _SFR_IO8(0x37)

347

347

#define SELFPRGEN 0

348

348

#define PGERS 1

349

349

#define PGWRT 2

350

 

#define BLBSET 3

351

 

#define RWWSRE 4

 

350

#define RFLB 3

 

351

#define CTPB 4

352

352

#define RWWSB 6

353

 

#define SPMIE 7

354

353

 

355

354

#define WDTCSR _SFR_MEM8(0x60)

356

355

#define WDP0 0

370

369

#define CLKPCE 7

371

370

 

372

371

#define PRR _SFR_MEM8(0x64)

373

 

#define PRADC 0 

374

 

#define PRUSART0 1

 

372

#define PRADC 0

375

373

#define PRSPI 2

376

374

#define PRTIM1 3

377

375

#define PRTIM0 5

378

 

#define PRTIM2 6

379

376

#define PRTWI 7

380

377

 

381

378

#define OSCCAL _SFR_MEM8(0x66)

405

402

#define PCINT25 1

406

403

#define PCINT26 2

407

404

#define PCINT27 3

408

 

#define PCINT28 4

409

 

#define PCINT29 5

410

 

#define PCINT30 6

411

405

 

412

406

#define PCMSK0 _SFR_MEM8(0x6B)

413

407

#define PCINT0 0

427

421

#define PCINT12 4

428

422

#define PCINT13 5

429

423

#define PCINT14 6

 

424

#define PCINT15 7

430

425

 

431

426

#define PCMSK2 _SFR_MEM8(0x6D)

432

427

#define PCINT16 0

497

492

#define MUX3 3

498

493

#define ADLAR 5

499

494

#define REFS0 6

500

 

#define REFS1 7

501

495

 

502

496

#define DIDR0 _SFR_MEM8(0x7E)

503

497

#define ADC0D 0

512

506

#define DIDR1 _SFR_MEM8(0x7F)

513

507

#define AIN0D 0

514

508

#define AIN1D 1

515

 

#define AREFD 2

516

509

 

517

510

#define TCCR1A _SFR_MEM8(0x80)

518

511

#define WGM10 0

680

673

#define TWAM5 6

681

674

#define TWAM6 7

682

675

 

683

 

#define TWIHSR _SFR_MEM8(0xBE)

 

676

#define TWIHSR _SFR_MEM8(0xBE)  /* Deprecated */

 

677

#define TWHSR _SFR_MEM8(0xBE)

684

678

#define TWIHS 0

685

679

 

686

680

 

710

704

#define _VECTORS_SIZE 40

711

705

 

712

706

 

713

 

/* Memory Sizes */

714

 

#define RAMEND                0x1FF

715

 

#define XRAMSIZE              0

716

 

#define XRAMEND               (RAMEND + XRAMSIZE)

717

 

#define E2END                 0x3F

718

 

#define FLASHEND              0xFFF

719

 

#define SPM_PAGESIZE          32

 

707

/* Constants */

 

708

#define SPM_PAGESIZE 32

 

709

#define RAMEND       0x1FF

 

710

#define XRAMSIZE     0

 

711

#define XRAMEND      RAMEND

 

712

#define E2END        0x3F

 

713

#define E2PAGESIZE   4

 

714

#define FLASHEND     0xFFF

720

715

 

721

716

 

722

717

/* Fuse Information */

723

 

 

724

718

#define FUSE_MEMORY_SIZE 3

725

719

 

726

720

/* Low Fuse Byte */

727

 

#define FUSE_CKDIV8 ~_BV(7) /* Divide clock by 8 */

728

 

#define FUSE_CKOUT  ~_BV(6) /* Clock output */

729

 

#define FUSE_SUT1   ~_BV(5) /* Select start-up time */

730

 

#define FUSE_SUT0   ~_BV(4) /* Select start-up time */

731

 

#define FUSE_CKSEL3 ~_BV(3) /* Select Clock Source */

732

 

#define FUSE_CKSEL2 ~_BV(2) /* Select Clock Source */

733

 

#define FUSE_CKSEL1 ~_BV(1) /* Select Clock Source */

734

 

#define FUSE_CKSEL0 ~_BV(0) /* Select Clock Source */

 

721

#define FUSE_CKDIV8 (unsigned char)~_BV(7) /* Divide clock by 8 */

 

722

#define FUSE_CKOUT  (unsigned char)~_BV(6) /* Clock output */

 

723

#define FUSE_SUT1   (unsigned char)~_BV(5) /* Select start-up time */

 

724

#define FUSE_SUT0   (unsigned char)~_BV(4) /* Select start-up time */

 

725

#define FUSE_CKSEL3 (unsigned char)~_BV(3) /* Select Clock Source */

 

726

#define FUSE_CKSEL2 (unsigned char)~_BV(2) /* Select Clock Source */

 

727

#define FUSE_CKSEL1 (unsigned char)~_BV(1) /* Select Clock Source */

 

728

#define FUSE_CKSEL0 (unsigned char)~_BV(0) /* Select Clock Source */

735

729

#define LFUSE_DEFAULT (FUSE_CKSEL0 & FUSE_CKSEL2 & FUSE_CKSEL3 & FUSE_SUT0 & FUSE_CKDIV8)

736

730

 

737

731

/* High Fuse Byte */

738

 

#define FUSE_BODLEVEL0   ~_BV(0) /* Brown-out Detector trigger level */

739

 

#define FUSE_BODLEVEL1   ~_BV(1) /* Brown-out Detector trigger level */

740

 

#define FUSE_BODLEVEL2   ~_BV(2) /* Brown-out Detector trigger level */

741

 

#define FUSE_EESAVE      ~_BV(3) /* EEPROM memory is preserved through chip erase */

742

 

#define FUSE_WDTON       ~_BV(4) /* Watchdog Timer Always On */

743

 

#define FUSE_SPIEN       ~_BV(5) /* Enable Serial programming and Data Downloading */

744

 

#define FUSE_DWEN        ~_BV(6) /* debugWIRE Enable */

745

 

#define FUSE_RSTDISBL    ~_BV(7) /* External reset disable */

 

732

#define FUSE_BODLEVEL0   (unsigned char)~_BV(0) /* Brown-out Detector trigger level */

 

733

#define FUSE_BODLEVEL1   (unsigned char)~_BV(1) /* Brown-out Detector trigger level */

 

734

#define FUSE_BODLEVEL2   (unsigned char)~_BV(2) /* Brown-out Detector trigger level */

 

735

#define FUSE_EESAVE      (unsigned char)~_BV(3) /* EEPROM memory is preserved through chip erase */

 

736

#define FUSE_WDTON       (unsigned char)~_BV(4) /* Watchdog Timer Always On */

 

737

#define FUSE_SPIEN       (unsigned char)~_BV(5) /* Enable Serial programming and Data Downloading */

 

738

#define FUSE_DWEN        (unsigned char)~_BV(6) /* debugWIRE Enable */

 

739

#define FUSE_RSTDISBL    (unsigned char)~_BV(7) /* External reset disable */

746

740

#define HFUSE_DEFAULT (FUSE_SPIEN)    

747

741

 

748

742

/* Extended Fuse Byte */

749

 

#define FUSE_SELFPRGEN   ~_BV(0) /* Self Programming Enable */

 

743

#define FUSE_SELFPRGEN   (unsigned char)~_BV(0) /* Self Programming Enable */

750

744

#define EFUSE_DEFAULT (0xFF)

751

745

 

752

746

 

754

748

#define __LOCK_BITS_EXIST

755

749

 

756

750

 

 

751

/* Signature */

 

752

#define SIGNATURE_0 0x1E

 

753

#define SIGNATURE_1 0x92

 

754

#define SIGNATURE_2 0x09

 

755

 

 

756

 

757

757

#endif /* _AVR_IOTN48_H_ */

• Older »

Loggerhead is a web-based interface for Breezy
Version: 2.0.1