← Back to branch summary

~ubuntu-branches/ubuntu/utopic/avr-libc/utopic-proposed

« back to all changes in this revision

Viewing changes to include/avr/iotn20.h

  • Committer: Package Import Robot
  • Author(s): Hakan Ardo
  • Date: 2014-06-03 14:25:22 UTC
  • mto: This revision was merged to the branch mainline in revision 15.
  • Revision ID: package-import@ubuntu.com-20140603142522-y7hcf1et60fjd6c9
Tags: upstream-1.8.0+Atmel3.4.4
Import upstream version 1.8.0+Atmel3.4.4

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/avr/iotn20.h
1
 
/* Copyright (c) 2010 Atmel Corporation
2
 
   All rights reserved.
3
 
 
4
 
   Redistribution and use in source and binary forms, with or without
5
 
   modification, are permitted provided that the following conditions are met:
6
 
 
7
 
   * Redistributions of source code must retain the above copyright
8
 
     notice, this list of conditions and the following disclaimer.
9
 
 
10
 
   * Redistributions in binary form must reproduce the above copyright
11
 
     notice, this list of conditions and the following disclaimer in
12
 
     the documentation and/or other materials provided with the
13
 
     distribution.
14
 
 
15
 
   * Neither the name of the copyright holders nor the names of
16
 
     contributors may be used to endorse or promote products derived
17
 
     from this software without specific prior written permission.
18
 
 
19
 
  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
20
 
  AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
21
 
  IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
22
 
  ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
23
 
  LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
24
 
  CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
25
 
  SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
26
 
  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
27
 
  CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
28
 
  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29
 
  POSSIBILITY OF SUCH DAMAGE. */
30
 
 
31
 
/* $Id$ */
32
 
 
33
 
/* avr/iotn20.h - definitions for ATtiny20 */
34
 
 
35
 
/* This file should only be included from <avr/io.h>, never directly. */
36
 
 
37
 
#ifndef _AVR_IO_H_
38
 
#  error "Include <avr/io.h> instead of this file."
39
 
#endif
40
 
 
41
 
#ifndef _AVR_IOXXX_H_
42
 
#  define _AVR_IOXXX_H_ "iotn20.h"
43
 
#else
44
 
#  error "Attempt to include more than one <avr/ioXXX.h> file."
45
 
#endif 
46
 
 
47
 
 
48
 
#ifndef _AVR_ATtiny20_H_
49
 
#define _AVR_ATtiny20_H_ 1
50
 
 
51
 
 
52
 
/* Registers and associated bit numbers. */
53
 
 
54
 
#define PINA _SFR_IO8(0x00)
55
 
#define PINA0 0
56
 
#define PINA1 1
57
 
#define PINA2 2
58
 
#define PINA3 3
59
 
#define PINA4 4
60
 
#define PINA5 5
61
 
#define PINA6 6
62
 
#define PINA7 7
63
 
 
64
 
#define DDRA _SFR_IO8(0x01)
65
 
#define DDA0 0
66
 
#define DDA1 1
67
 
#define DDA2 2
68
 
#define DDA3 3
69
 
#define DDA4 4
70
 
#define DDA5 5
71
 
#define DDA6 6
72
 
#define DDA7 7
73
 
 
74
 
#define PORTA _SFR_IO8(0x02)
75
 
#define PORTA0 0
76
 
#define PORTA1 1
77
 
#define PORTA2 2
78
 
#define PORTA3 3
79
 
#define PORTA4 4
80
 
#define PORTA5 5
81
 
#define PORTA6 6
82
 
#define PORTA7 7
83
 
 
84
 
#define PUEA _SFR_IO8(0x03)
85
 
#define PUEA0 0
86
 
#define PUEA1 1
87
 
#define PUEA2 2
88
 
#define PUEA3 3
89
 
#define PUEA4 4
90
 
#define PUEA5 5
91
 
#define PUEA6 6
92
 
#define PUEA7 7
93
 
 
94
 
#define PINB _SFR_IO8(0x04)
95
 
#define PINB0 0
96
 
#define PINB1 1
97
 
#define PINB2 2
98
 
#define PINB3 3
99
 
 
100
 
#define DDRB _SFR_IO8(0x05)
101
 
#define DDB0 0
102
 
#define DDB1 1
103
 
#define DDB2 2
104
 
#define DDB3 3
105
 
 
106
 
#define PORTB _SFR_IO8(0x06)
107
 
#define PORTB0 0
108
 
#define PORTB1 1
109
 
#define PORTB2 2
110
 
#define PORTB3 3
111
 
 
112
 
#define PUEB _SFR_IO8(0x07)
113
 
#define PUEB0 0
114
 
#define PUEB1 1
115
 
#define PUEB2 2
116
 
#define PUEB3 3
117
 
 
118
 
#define PORTCR _SFR_IO8(0x08)
119
 
#define BBMA 0
120
 
#define BBMB 1
121
 
 
122
 
#define PCMSK0 _SFR_IO8(0x09)
123
 
#define PCINT0 0
124
 
#define PCINT1 1
125
 
#define PCINT2 2
126
 
#define PCINT3 3
127
 
#define PCINT4 4
128
 
#define PCINT5 5
129
 
#define PCINT6 6
130
 
#define PCINT7 7
131
 
 
132
 
#define PCMSK1 _SFR_IO8(0x0A)
133
 
#define PCINT8 0
134
 
#define PCINT9 1
135
 
#define PCINT10 2
136
 
#define PCINT11 3
137
 
 
138
 
#define GIFR _SFR_IO8(0x0B)
139
 
#define INTF0 0
140
 
#define PCIF0 4
141
 
#define PCIF1 5
142
 
 
143
 
#define GIMSK _SFR_IO8(0x0C)
144
 
#define INT0 0
145
 
#define PCIE0 4
146
 
#define PCIE1 5
147
 
 
148
 
#define DIDR0 _SFR_IO8(0x0D)
149
 
#define ADC0D 0
150
 
#define ADC1D 1
151
 
#define ADC2D 2
152
 
#define ADC3D 3
153
 
#define ADC4D 4
154
 
#define ADC5D 5
155
 
#define ADC6D 6
156
 
#define ADC7D 7
157
 
 
158
 
#ifndef __ASSEMBLER__
159
 
#define ADC _SFR_IO16(0x0E)
160
 
#endif
161
 
#define ADCW _SFR_IO16(0x0E)
162
 
 
163
 
#define ADCL _SFR_IO8(0x0E)
164
 
#define ADCL0 0
165
 
#define ADCL1 1
166
 
#define ADCL2 2
167
 
#define ADCL3 3
168
 
#define ADCL4 4
169
 
#define ADCL5 5
170
 
#define ADCL6 6
171
 
#define ADCL7 7
172
 
 
173
 
#define ADCH _SFR_IO8(0x0F)
174
 
#define ADCH0 0
175
 
#define ADCH1 1
176
 
#define ADCH2 2
177
 
#define ADCH3 3
178
 
#define ADCH4 4
179
 
#define ADCH5 5
180
 
#define ADCH6 6
181
 
#define ADCH7 7
182
 
 
183
 
#define ADMUX _SFR_IO8(0x10)
184
 
#define MUX0 0
185
 
#define MUX1 1
186
 
#define MUX2 2
187
 
#define MUX3 3
188
 
#define REFS 6
189
 
 
190
 
#define ADCSRB _SFR_IO8(0x11)
191
 
#define ADTS0 0
192
 
#define ADTS1 1
193
 
#define ADTS2 2
194
 
#define ADLAR 3
195
 
 
196
 
#define ADCSRA _SFR_IO8(0x12)
197
 
#define ADPS0 0
198
 
#define ADPS1 1
199
 
#define ADPS2 2
200
 
#define ADIE 3
201
 
#define ADIF 4
202
 
#define ADATE 5
203
 
#define ADSC 6
204
 
#define ADEN 7
205
 
 
206
 
#define ACSRB _SFR_IO8(0x13)
207
 
#define ACME 2
208
 
#define HLEV 6
209
 
#define HSEL 7
210
 
 
211
 
#define ACSRA _SFR_IO8(0x14)
212
 
#define ACIS0 0
213
 
#define ACIS1 1
214
 
#define ACIC 2
215
 
#define ACIE 3
216
 
#define ACI 4
217
 
#define ACO 5
218
 
#define ACBG 6
219
 
#define ACD 7
220
 
 
221
 
#define OCR0B _SFR_IO8(0x15)
222
 
#define OCR0B_0 0
223
 
#define OCR0B_1 1
224
 
#define OCR0B_2 2
225
 
#define OCR0B_3 3
226
 
#define OCR0B_4 4
227
 
#define OCR0B_5 5
228
 
#define OCR0B_6 6
229
 
#define OCR0B_7 7
230
 
 
231
 
#define OCR0A _SFR_IO8(0x16)
232
 
#define OCR0_0 0
233
 
#define OCR0_1 1
234
 
#define OCR0_2 2
235
 
#define OCR0_3 3
236
 
#define OCR0_4 4
237
 
#define OCR0_5 5
238
 
#define OCR0_6 6
239
 
#define OCR0_7 7
240
 
 
241
 
#define TCNT0 _SFR_IO8(0x17)
242
 
#define TCNT0_0 0
243
 
#define TCNT0_1 1
244
 
#define TCNT0_2 2
245
 
#define TCNT0_3 3
246
 
#define TCNT0_4 4
247
 
#define TCNT0_5 5
248
 
#define TCNT0_6 6
249
 
#define TCNT0_7 7
250
 
 
251
 
#define TCCR0B _SFR_IO8(0x18)
252
 
#define CS00 0
253
 
#define CS01 1
254
 
#define CS02 2
255
 
#define WGM02 3
256
 
#define FOC0B 6
257
 
#define FOC0A 7
258
 
 
259
 
#define TCCR0A _SFR_IO8(0x19)
260
 
#define WGM00 0
261
 
#define WGM01 1
262
 
#define COM0B0 4
263
 
#define COM0B1 5
264
 
#define COM0A0 6
265
 
#define COM0A1 7
266
 
 
267
 
#define ICR1 _SFR_IO16(0x1A)
268
 
 
269
 
#define ICR1L _SFR_IO8(0x1A)
270
 
#define ICR1_0 0
271
 
#define ICR1_1 1
272
 
#define ICR1_2 2
273
 
#define ICR1_3 3
274
 
#define ICR1_4 4
275
 
#define ICR1_5 5
276
 
#define ICR1_6 6
277
 
#define ICR1_7 7
278
 
 
279
 
#define ICR1H _SFR_IO8(0x1B)
280
 
#define ICR1_8 0
281
 
#define ICR1_9 1
282
 
#define ICR1_10 2
283
 
#define ICR1_11 3
284
 
#define ICR1_12 4
285
 
#define ICR1_13 5
286
 
#define ICR1_14 6
287
 
#define ICR1_15 7
288
 
 
289
 
#define OCR1B _SFR_IO16(0x1C)
290
 
 
291
 
#define OCR1BL _SFR_IO8(0x1C)
292
 
#define OCR1B0 0
293
 
#define OCR1B1 1
294
 
#define OCR1B2 2
295
 
#define OCR1B3 3
296
 
#define OCR1B4 4
297
 
#define OCR1B5 5
298
 
#define OCR1B6 6
299
 
#define OCR1B7 7
300
 
 
301
 
#define OCR1BH _SFR_IO8(0x1D)
302
 
#define OCR1B8 0
303
 
#define OCR1B9 1
304
 
#define OCR1B10 2
305
 
#define OCR1B11 3
306
 
#define OCR1B12 4
307
 
#define OCR1B13 5
308
 
#define OCR1B14 6
309
 
#define OCR1B15 7
310
 
 
311
 
#define OCR1A _SFR_IO16(0x1E)
312
 
 
313
 
#define OCR1AL _SFR_IO8(0x1E)
314
 
#define OCR1A0 0
315
 
#define OCR1A1 1
316
 
#define OCR1A2 2
317
 
#define OCR1A3 3
318
 
#define OCR1A4 4
319
 
#define OCR1A5 5
320
 
#define OCR1A6 6
321
 
#define OCR1A7 7
322
 
 
323
 
#define OCR1AH _SFR_IO8(0x1F)
324
 
#define OCR1A8 0
325
 
#define OCR1A9 1
326
 
#define OCR1A10 2
327
 
#define OCR1A11 3
328
 
#define OCR1A12 4
329
 
#define OCR1A13 5
330
 
#define OCR1A14 6
331
 
#define OCR1A15 7
332
 
 
333
 
#define TCNT1 _SFR_IO16(0x20)
334
 
 
335
 
#define TCNT1L _SFR_IO8(0x20)
336
 
#define TCNT1_0 0
337
 
#define TCNT1_1 1
338
 
#define TCNT1_2 2
339
 
#define TCNT1_3 3
340
 
#define TCNT1_4 4
341
 
#define TCNT1_5 5
342
 
#define TCNT1_6 6
343
 
#define TCNT1_7 7
344
 
 
345
 
#define TCNT1H _SFR_IO8(0x21)
346
 
#define TCNT1_8 0
347
 
#define TCNT1_9 1
348
 
#define TCNT1_10 2
349
 
#define TCNT1_11 3
350
 
#define TCNT1_12 4
351
 
#define TCNT1_13 5
352
 
#define TCNT1_14 6
353
 
#define TCNT1_15 7
354
 
 
355
 
#define TCCR1C _SFR_IO8(0x22)
356
 
#define FOC1B 6
357
 
#define FOC1A 7
358
 
 
359
 
#define TCCR1B _SFR_IO8(0x23)
360
 
#define CS10 0
361
 
#define CS11 1
362
 
#define CS12 2
363
 
#define WGM12 3
364
 
#define WGM13 4
365
 
#define ICES1 6
366
 
#define ICNC1 7
367
 
 
368
 
#define TCCR1A _SFR_IO8(0x24)
369
 
#define WGM10 0
370
 
#define WGM11 1
371
 
#define COM1B0 4
372
 
#define COM1B1 5
373
 
#define COM1A0 6
374
 
#define COM1A1 7
375
 
 
376
 
#define TIFR _SFR_IO8(0x25)
377
 
#define TOV0 0
378
 
#define OCF0A 1
379
 
#define OCF0B 2
380
 
#define TOV1 3
381
 
#define OCF1A 4
382
 
#define OCF1B 5
383
 
#define ICF1 7
384
 
 
385
 
#define TIMSK _SFR_IO8(0x26)
386
 
#define TOIE0 0
387
 
#define OCIE0A 1
388
 
#define OCIE0B 2
389
 
#define TOIE1 3
390
 
#define OCIE1A 4
391
 
#define OCIE1B 5
392
 
#define ICIE1 7
393
 
 
394
 
#define GTCCR _SFR_IO8(0x27)
395
 
#define PSR 0
396
 
#define TSM 7
397
 
 
398
 
#define TWSD _SFR_IO8(0x28)
399
 
#define TWSD0 0
400
 
#define TWSD1 1
401
 
#define TWSD2 2
402
 
#define TWSD3 3
403
 
#define TWSD4 4
404
 
#define TWSD5 5
405
 
#define TWSD6 6
406
 
#define TWSD7 7
407
 
 
408
 
#define TWSAM _SFR_IO8(0x29)
409
 
#define TWAE 0
410
 
#define TWSAM1 1
411
 
#define TWSAM2 2
412
 
#define TWSAM3 3
413
 
#define TWSAM4 4
414
 
#define TWSAM5 5
415
 
#define TWSAM6 6
416
 
#define TWSAM7 7
417
 
 
418
 
#define TWSA _SFR_IO8(0x2A)
419
 
#define TWSA0 0
420
 
#define TWSA1 1
421
 
#define TWSA2 2
422
 
#define TWSA3 3
423
 
#define TWSA4 4
424
 
#define TWSA5 5
425
 
#define TWSA6 6
426
 
#define TWSA7 7
427
 
 
428
 
#define TWSSRA _SFR_IO8(0x2B)
429
 
#define TWAS 0
430
 
#define TWDIR 1
431
 
#define TWBE 2
432
 
#define TWC 3
433
 
#define TWRA 4
434
 
#define TWCH 5
435
 
#define TWASIF 6
436
 
#define TWDIF 7
437
 
 
438
 
#define TWSCRB _SFR_IO8(0x2C)
439
 
#define TWCMD0 0
440
 
#define TWCMD1 1
441
 
#define TWAA 2
442
 
 
443
 
#define TWSCRA _SFR_IO8(0x2D)
444
 
#define TWSME 0
445
 
#define TWPME 1
446
 
#define TWSIE 2
447
 
#define TWEN 3
448
 
#define TWASIE 4
449
 
#define TWDIE 5
450
 
#define TWSHE 7
451
 
 
452
 
#define SPDR _SFR_IO8(0x2E)
453
 
#define SPDR0 0
454
 
#define SPDR1 1
455
 
#define SPDR2 2
456
 
#define SPDR3 3
457
 
#define SPDR4 4
458
 
#define SPDR5 5
459
 
#define SPDR6 6
460
 
#define SPDR7 7
461
 
 
462
 
#define SPSR _SFR_IO8(0x2F)
463
 
#define SPI2X 0
464
 
#define WCOL 6
465
 
#define SPIF 7
466
 
 
467
 
#define SPCR _SFR_IO8(0x30)
468
 
#define SPR0 0
469
 
#define SPR1 1
470
 
#define CPHA 2
471
 
#define CPOL 3
472
 
#define MSTR 4
473
 
#define DORD 5
474
 
#define SPE 6
475
 
#define SPIE 7
476
 
 
477
 
#define WDTCSR _SFR_IO8(0x31)
478
 
#define WDP0 0
479
 
#define WDP1 1
480
 
#define WDP2 2
481
 
#define WDE 3
482
 
#define WDP3 5
483
 
#define WDIE 6
484
 
#define WDIF 7
485
 
 
486
 
#define NVMCSR _SFR_IO8(0x32)
487
 
#define NVMBSY 7
488
 
 
489
 
#define NVMCMD _SFR_IO8(0x33)
490
 
#define NVMCMD0 0
491
 
#define NVMCMD1 1
492
 
#define NVMCMD2 2
493
 
#define NVMCMD3 3
494
 
#define NVMCMD4 4
495
 
#define NVMCMD5 5
496
 
 
497
 
#define QTCSR _SFR_IO8(0x34)
498
 
 
499
 
#define PRR _SFR_IO8(0x35)
500
 
#define PRADC 0
501
 
#define PRTIM0 1
502
 
#define PRTIM1 2
503
 
#define PRSPI 3
504
 
#define PRTWI 4
505
 
 
506
 
#define CLKPSR _SFR_IO8(0x36)
507
 
#define CLKPS0 0
508
 
#define CLKPS1 1
509
 
#define CLKPS2 2
510
 
#define CLKPS3 3
511
 
 
512
 
#define CLKMSR _SFR_IO8(0x37)
513
 
#define CLKMS0 0
514
 
#define CLKMS1 1
515
 
 
516
 
#define OSCCAL _SFR_IO8(0x39)
517
 
#define CAL0 0
518
 
#define CAL1 1
519
 
#define CAL2 2
520
 
#define CAL3 3
521
 
#define CAL4 4
522
 
#define CAL5 5
523
 
#define CAL6 6
524
 
#define CAL7 7
525
 
 
526
 
#define MCUCR _SFR_IO8(0x3A)
527
 
#define SE 0
528
 
#define SM0 1
529
 
#define SM1 2
530
 
#define SM2 3
531
 
#define BODS 4
532
 
#define ISC00 6
533
 
#define ISC01 7
534
 
 
535
 
#define RSTFLR _SFR_IO8(0x3B)
536
 
#define PORF 0
537
 
#define EXTRF 1
538
 
#define WDRF 3
539
 
 
540
 
#define CCP _SFR_IO8(0x3C)
541
 
#define CCP0 0
542
 
#define CCP1 1
543
 
#define CCP2 2
544
 
#define CCP3 3
545
 
#define CCP4 4
546
 
#define CCP5 5
547
 
#define CCP6 6
548
 
#define CCP7 7
549
 
 
550
 
 
551
 
/* Interrupt vectors */
552
 
/* Vector 0 is the reset vector */
553
 
#define INT0_vect_num  1
554
 
#define INT0_vect      _VECTOR(1)  /* External Interrupt Request 0 */
555
 
#define PCINT0_vect_num  2
556
 
#define PCINT0_vect      _VECTOR(2)  /* Pin Change Interrupt Request 0 */
557
 
#define PCINT1_vect_num  3
558
 
#define PCINT1_vect      _VECTOR(3)  /* Pin Change Interrupt Request 1 */
559
 
#define WDT_vect_num  4
560
 
#define WDT_vect      _VECTOR(4)  /* Watchdog Time-out */
561
 
#define TIM1_CAPT_vect_num  5
562
 
#define TIM1_CAPT_vect      _VECTOR(5)  /* Timer/Counter1 Input Capture */
563
 
#define TIM1_COMPA_vect_num  6
564
 
#define TIM1_COMPA_vect      _VECTOR(6)  /*  Timer/Counter1 Compare Match A */
565
 
#define TIM1_COMPB_vect_num  7
566
 
#define TIM1_COMPB_vect      _VECTOR(7)  /*  Timer/Counter1 Compare Match B */
567
 
#define TIM1_OVF_vect_num  8
568
 
#define TIM1_OVF_vect      _VECTOR(8)  /* Timer/Counter1 Overflow */
569
 
#define TIM0_COMPA_vect_num  9
570
 
#define TIM0_COMPA_vect      _VECTOR(9)  /* Timer/Counter0 Compare Match A */
571
 
#define TIM0_COMPB_vect_num  10
572
 
#define TIM0_COMPB_vect      _VECTOR(10)  /* Timer/Counter0 Compare Match B */
573
 
#define TIM0_OVF_vect_num  11
574
 
#define TIM0_OVF_vect      _VECTOR(11)  /* Timer/Counter0 Overflow */
575
 
#define ANA_COMP_vect_num  12
576
 
#define ANA_COMP_vect      _VECTOR(12)  /* Analog Comparator */
577
 
#define ADC_ADC_vect_num  13
578
 
#define ADC_ADC_vect      _VECTOR(13)  /* Conversion Complete */
579
 
#define TWI_SLAVE_vect_num  14
580
 
#define TWI_SLAVE_vect      _VECTOR(14)  /* Two-Wire Interface */
581
 
#define SPI_vect_num  15
582
 
#define SPI_vect      _VECTOR(15)  /* Serial Peripheral Interface */
583
 
#define QTRIP_vect_num  16
584
 
#define QTRIP_vect      _VECTOR(16)  /* Touch Sensing */
585
 
 
586
 
#define _VECTOR_SIZE 2 /* Size of individual vector. */
587
 
#define _VECTORS_SIZE (17 * _VECTOR_SIZE)
588
 
 
589
 
 
590
 
/* Constants */
591
 
#define SPM_PAGESIZE (64)
592
 
#define RAMSTART     (0x40)
593
 
#define RAMSIZE      (128)
594
 
#define RAMEND       (RAMSTART + RAMSIZE - 1)
595
 
#define XRAMSTART    (NA)
596
 
#define XRAMSIZE     (0)
597
 
#define XRAMEND      (RAMEND)
598
 
#define E2END        (0x0)
599
 
#define E2PAGESIZE   (0)
600
 
#define FLASHEND     (0x7FF)
601
 
 
602
 
 
603
 
/* Fuses */
604
 
#define FUSE_MEMORY_SIZE 0
605
 
 
606
 
 
607
 
/* Lock Bits */
608
 
#define __LOCK_BITS_EXIST
609
 
 
610
 
 
611
 
/* Signature */
612
 
#define SIGNATURE_0 0x1E
613
 
#define SIGNATURE_1 0x91
614
 
#define SIGNATURE_2 0x0F
615
 
 
616
 
 
617
 
/* Device Pin Definitions */
618
 
#define ADC4_DDR   DDRCINT
619
 
#define ADC4_PORT  PORTCINT
620
 
#define ADC4_PIN   PINCINT
621
 
#define ADC4_BIT   INT4
622
 
 
623
 
#define ADC3_DDR   DDRCINT
624
 
#define ADC3_PORT  PORTCINT
625
 
#define ADC3_PIN   PINCINT
626
 
#define ADC3_BIT   INT3
627
 
 
628
 
#define AIN1_DDR   DDRCINT
629
 
#define AIN1_PORT  PORTCINT
630
 
#define AIN1_PIN   PINCINT
631
 
#define AIN1_BIT   INT2
632
 
 
633
 
#define ADC2_DDR   DDRCINT
634
 
#define ADC2_PORT  PORTCINT
635
 
#define ADC2_PIN   PINCINT
636
 
#define ADC2_BIT   INT2
637
 
 
638
 
#define AIN0_DDR   DDRCINT
639
 
#define AIN0_PORT  PORTCINT
640
 
#define AIN0_PIN   PINCINT
641
 
#define AIN0_BIT   INT1
642
 
 
643
 
#define ADC1_DDR   DDRCINT
644
 
#define ADC1_PORT  PORTCINT
645
 
#define ADC1_PIN   PINCINT
646
 
#define ADC1_BIT   INT1
647
 
 
648
 
#define ADC0_DDR   DDRCINT
649
 
#define ADC0_PORT  PORTCINT
650
 
#define ADC0_PIN   PINCINT
651
 
#define ADC0_BIT   INT0
652
 
 
653
 
#define T0_DDR   DDRCLKI
654
 
#define T0_PORT  PORTCLKI
655
 
#define T0_PIN   PINCLKI
656
 
#define T0_BIT   CLKI
657
 
 
658
 
#define TPICLK_DDR   DDRCLKI
659
 
#define TPICLK_PORT  PORTCLKI
660
 
#define TPICLK_PIN   PINCLKI
661
 
#define TPICLK_BIT   CLKI
662
 
 
663
 
#define PCINT8_DDR   DDRCLKI
664
 
#define PCINT8_PORT  PORTCLKI
665
 
#define PCINT8_PIN   PINCLKI
666
 
#define PCINT8_BIT   CLKI
667
 
 
668
 
#define SDA_DDR   DDROC1A
669
 
#define SDA_PORT  PORTOC1A
670
 
#define SDA_PIN   PINOC1A
671
 
#define SDA_BIT   OC1A
672
 
 
673
 
#define MOSI_DDR   DDROC1A
674
 
#define MOSI_PORT  PORTOC1A
675
 
#define MOSI_PIN   PINOC1A
676
 
#define MOSI_BIT   OC1A
677
 
 
678
 
#define TPIDATA_DDR   DDROC1A
679
 
#define TPIDATA_PORT  PORTOC1A
680
 
#define TPIDATA_PIN   PINOC1A
681
 
#define TPIDATA_BIT   OC1A
682
 
 
683
 
#define PCINT9_DDR   DDROC1A
684
 
#define PCINT9_PORT  PORTOC1A
685
 
#define PCINT9_PIN   PINOC1A
686
 
#define PCINT9_BIT   OC1A
687
 
 
688
 
#define PCINT11_DDR   DDRRESET
689
 
#define PCINT11_PORT  PORTRESET
690
 
#define PCINT11_PIN   PINRESET
691
 
#define PCINT11_BIT   RESET
692
 
 
693
 
#define OC0A_DDR   DDRCKOUT
694
 
#define OC0A_PORT  PORTCKOUT
695
 
#define OC0A_PIN   PINCKOUT
696
 
#define OC0A_BIT   CKOUT
697
 
 
698
 
#define OC1B_DDR   DDRCKOUT
699
 
#define OC1B_PORT  PORTCKOUT
700
 
#define OC1B_PIN   PINCKOUT
701
 
#define OC1B_BIT   CKOUT
702
 
 
703
 
#define MISO_DDR   DDRCKOUT
704
 
#define MISO_PORT  PORTCKOUT
705
 
#define MISO_PIN   PINCKOUT
706
 
#define MISO_BIT   CKOUT
707
 
 
708
 
#define INT0_DDR   DDRCKOUT
709
 
#define INT0_PORT  PORTCKOUT
710
 
#define INT0_PIN   PINCKOUT
711
 
#define INT0_BIT   CKOUT
712
 
 
713
 
#define PCINT10_DDR   DDRCKOUT
714
 
#define PCINT10_PORT  PORTCKOUT
715
 
#define PCINT10_PIN   PINCKOUT
716
 
#define PCINT10_BIT   CKOUT
717
 
 
718
 
#define OC0B_DDR   DDR(ADC
719
 
#define OC0B_PORT  PORT(ADC
720
 
#define OC0B_PIN   PIN(ADC
721
 
#define OC0B_BIT   (ADC7
722
 
 
723
 
#define ICP1_DDR   DDR(ADC
724
 
#define ICP1_PORT  PORT(ADC
725
 
#define ICP1_PIN   PIN(ADC
726
 
#define ICP1_BIT   (ADC7
727
 
 
728
 
#define T1_DDR   DDR(ADC
729
 
#define T1_PORT  PORT(ADC
730
 
#define T1_PIN   PIN(ADC
731
 
#define T1_BIT   (ADC7
732
 
 
733
 
#define SCL_DDR   DDR(ADC
734
 
#define SCL_PORT  PORT(ADC
735
 
#define SCL_PIN   PIN(ADC
736
 
#define SCL_BIT   (ADC7
737
 
 
738
 
#define SCK_DDR   DDR(ADC
739
 
#define SCK_PORT  PORT(ADC
740
 
#define SCK_PIN   PIN(ADC
741
 
#define SCK_BIT   (ADC7
742
 
 
743
 
#define PCINT7_DDR   DDR(ADC
744
 
#define PCINT7_PORT  PORT(ADC
745
 
#define PCINT7_PIN   PIN(ADC
746
 
#define PCINT7_BIT   (ADC7
747
 
 
748
 
#define SS_DDR   DDRADC
749
 
#define SS_PORT  PORTADC
750
 
#define SS_PIN   PINADC
751
 
#define SS_BIT   ADC6
752
 
 
753
 
#define PCINT6_DDR   DDRADC
754
 
#define PCINT6_PORT  PORTADC
755
 
#define PCINT6_PIN   PINADC
756
 
#define PCINT6_BIT   ADC6
757
 
 
758
 
#define PCINT5_DDR   DDRADC
759
 
#define PCINT5_PORT  PORTADC
760
 
#define PCINT5_PIN   PINADC
761
 
#define PCINT5_BIT   ADC5
762
 
 
763
 
#endif /* _AVR_ATtiny20_H_ */
764