← Back to branch summary

~ubuntu-branches/ubuntu/utopic/avr-libc/utopic

« back to all changes in this revision

Viewing changes to include/avr/io2333.h

  • Committer: Package Import Robot
  • Author(s): Hakan Ardo
  • Date: 2014-06-03 14:25:22 UTC
  • mfrom: (1.2.6)
  • Revision ID: package-import@ubuntu.com-20140603142522-76ia7366969f7jc2
Tags: 1:1.8.0+Atmel3.4.4-1
http://bugs.debian.org/740391
http://bugs.debian.org/739953
http://bugs.debian.org/695514
http://bugs.debian.org/719635
http://bugs.debian.org/733939
* New upstream release from Atmel-AVR-GNU-Toolchain v3.4.4
  (http://distribute.atmel.no/tools/opensource/Atmel-AVR-GNU-
  Toolchain/3.4.4/) (closes: #740391, #739953, #695514, #719635)
* Moved manpages to the 3avr section of /usr/share/man
* Added avr-man manpage (closes: #733939)
* Added build-arch and build-indep targets
* Moved build to binary-indep target
* Increased standards version to 3.9.5
* Added ${misc:Depends} dependency
* Applied upstream fix to make pgmspace.h ansi compatible (closes:
  #675759)

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/avr/io2333.h
1
 
/* Copyright (c) 2002, Marek Michalkiewicz
2
 
   All rights reserved.
3
 
 
4
 
   Redistribution and use in source and binary forms, with or without
5
 
   modification, are permitted provided that the following conditions are met:
6
 
 
7
 
   * Redistributions of source code must retain the above copyright
8
 
     notice, this list of conditions and the following disclaimer.
9
 
 
10
 
   * Redistributions in binary form must reproduce the above copyright
11
 
     notice, this list of conditions and the following disclaimer in
12
 
     the documentation and/or other materials provided with the
13
 
     distribution.
14
 
 
15
 
   * Neither the name of the copyright holders nor the names of
16
 
     contributors may be used to endorse or promote products derived
17
 
     from this software without specific prior written permission.
18
 
 
19
 
  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
20
 
  AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
21
 
  IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
22
 
  ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
23
 
  LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
24
 
  CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
25
 
  SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
26
 
  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
27
 
  CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
28
 
  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29
 
  POSSIBILITY OF SUCH DAMAGE. */
30
 
 
31
 
/* $Id: io2333.h 2225 2011-03-02 16:27:26Z arcanum $ */
32
 
 
33
 
/* avr/io2333.h - definitions for AT90S2333 */
34
 
 
35
 
#ifndef _AVR_IO2333_H_
36
 
#define _AVR_IO2333_H_ 1
37
 
 
38
 
/* This file should only be included from <avr/io.h>, never directly. */
39
 
 
40
 
#ifndef _AVR_IO_H_
41
 
#  error "Include <avr/io.h> instead of this file."
42
 
#endif
43
 
 
44
 
#ifndef _AVR_IOXXX_H_
45
 
#  define _AVR_IOXXX_H_ "io2333.h"
46
 
#else
47
 
#  error "Attempt to include more than one <avr/ioXXX.h> file."
48
 
#endif 
49
 
 
50
 
/* I/O registers */
51
 
 
52
 
/* UART Baud Rate Register high */
53
 
#define UBRRH   _SFR_IO8(0x03)
54
 
 
55
 
/* ADC Data register */
56
 
#ifndef __ASSEMBLER__
57
 
#define ADC     _SFR_IO16(0x04)
58
 
#endif
59
 
#define ADCW    _SFR_IO16(0x04)
60
 
#define ADCL    _SFR_IO8(0x04)
61
 
#define ADCH    _SFR_IO8(0x05)
62
 
 
63
 
/* ADC Control and Status Register */
64
 
#define ADCSR   _SFR_IO8(0x06)
65
 
 
66
 
/* ADC MUX */
67
 
#define ADMUX   _SFR_IO8(0x07)
68
 
 
69
 
/* Analog Comparator Control and Status Register */
70
 
#define ACSR    _SFR_IO8(0x08)
71
 
 
72
 
/* UART Baud Rate Register */
73
 
#define UBRR    _SFR_IO8(0x09)
74
 
 
75
 
/* UART Control/Status Registers */
76
 
#define UCSRB   _SFR_IO8(0x0A)
77
 
#define UCSRA   _SFR_IO8(0x0B)
78
 
 
79
 
/* UART I/O Data Register */
80
 
#define UDR     _SFR_IO8(0x0C)
81
 
 
82
 
/* SPI Control Register */
83
 
#define SPCR    _SFR_IO8(0x0D)
84
 
 
85
 
/* SPI Status Register */
86
 
#define SPSR    _SFR_IO8(0x0E)
87
 
 
88
 
/* SPI I/O Data Register */
89
 
#define SPDR    _SFR_IO8(0x0F)
90
 
 
91
 
/* Input Pins, Port D */
92
 
#define PIND    _SFR_IO8(0x10)
93
 
 
94
 
/* Data Direction Register, Port D */
95
 
#define DDRD    _SFR_IO8(0x11)
96
 
 
97
 
/* Data Register, Port D */
98
 
#define PORTD   _SFR_IO8(0x12)
99
 
 
100
 
/* Input Pins, Port C */
101
 
#define PINC    _SFR_IO8(0x13)
102
 
 
103
 
/* Data Direction Register, Port C */
104
 
#define DDRC    _SFR_IO8(0x14)
105
 
 
106
 
/* Data Register, Port C */
107
 
#define PORTC   _SFR_IO8(0x15)
108
 
 
109
 
/* Input Pins, Port B */
110
 
#define PINB    _SFR_IO8(0x16)
111
 
 
112
 
/* Data Direction Register, Port B */
113
 
#define DDRB    _SFR_IO8(0x17)
114
 
 
115
 
/* Data Register, Port B */
116
 
#define PORTB   _SFR_IO8(0x18)
117
 
 
118
 
/* EEPROM Control Register */
119
 
#define EECR    _SFR_IO8(0x1C)
120
 
 
121
 
/* EEPROM Data Register */
122
 
#define EEDR    _SFR_IO8(0x1D)
123
 
 
124
 
/* EEPROM Address Register */
125
 
#define EEAR    _SFR_IO8(0x1E)
126
 
#define EEARL   _SFR_IO8(0x1E)
127
 
 
128
 
/* Watchdog Timer Control Register */
129
 
#define WDTCR   _SFR_IO8(0x21)
130
 
 
131
 
/* T/C 1 Input Capture Register */
132
 
#define ICR1    _SFR_IO16(0x26)
133
 
#define ICR1L   _SFR_IO8(0x26)
134
 
#define ICR1H   _SFR_IO8(0x27)
135
 
 
136
 
/* Timer/Counter1 Output Compare Register A */
137
 
#define OCR1    _SFR_IO16(0x2A)
138
 
#define OCR1L   _SFR_IO8(0x2A)
139
 
#define OCR1H   _SFR_IO8(0x2B)
140
 
 
141
 
/* Timer/Counter 1 */
142
 
#define TCNT1   _SFR_IO16(0x2C)
143
 
#define TCNT1L  _SFR_IO8(0x2C)
144
 
#define TCNT1H  _SFR_IO8(0x2D)
145
 
 
146
 
/* Timer/Counter 1 Control and Status Register */
147
 
#define TCCR1B  _SFR_IO8(0x2E)
148
 
 
149
 
/* Timer/Counter 1 Control Register */
150
 
#define TCCR1A  _SFR_IO8(0x2F)
151
 
 
152
 
/* Timer/Counter 0 */
153
 
#define TCNT0   _SFR_IO8(0x32)
154
 
 
155
 
/* Timer/Counter 0 Control Register */
156
 
#define TCCR0   _SFR_IO8(0x33)
157
 
 
158
 
/* MCU general Status Register */
159
 
#define MCUSR   _SFR_IO8(0x34)
160
 
 
161
 
/* MCU general Control Register */
162
 
#define MCUCR   _SFR_IO8(0x35)
163
 
 
164
 
/* Timer/Counter Interrupt Flag register */
165
 
#define TIFR    _SFR_IO8(0x38)
166
 
 
167
 
/* Timer/Counter Interrupt MaSK register */
168
 
#define TIMSK   _SFR_IO8(0x39)
169
 
 
170
 
/* General Interrupt Flag Register */
171
 
#define GIFR    _SFR_IO8(0x3A)
172
 
 
173
 
/* General Interrupt MaSK register */
174
 
#define GIMSK   _SFR_IO8(0x3B)
175
 
 
176
 
/* Interrupt vectors */
177
 
 
178
 
/* External Interrupt 0 */
179
 
#define INT0_vect_num           1
180
 
#define INT0_vect                       _VECTOR(1)
181
 
#define SIG_INTERRUPT0                  _VECTOR(1)
182
 
 
183
 
/* External Interrupt 1 */
184
 
#define INT1_vect_num           2
185
 
#define INT1_vect                       _VECTOR(2)
186
 
#define SIG_INTERRUPT1                  _VECTOR(2)
187
 
 
188
 
/* Timer/Counter Capture Event */
189
 
#define TIMER1_CAPT_vect_num    3
190
 
#define TIMER1_CAPT_vect                _VECTOR(3)
191
 
#define SIG_INPUT_CAPTURE1              _VECTOR(3)
192
 
 
193
 
/* Timer/Counter1 Compare Match */
194
 
#define TIMER1_COMP_vect_num    4
195
 
#define TIMER1_COMP_vect                _VECTOR(4)
196
 
#define SIG_OUTPUT_COMPARE1A            _VECTOR(4)
197
 
 
198
 
/* Timer/Counter1 Overflow */
199
 
#define TIMER1_OVF_vect_num             5
200
 
#define TIMER1_OVF_vect                 _VECTOR(5)
201
 
#define SIG_OVERFLOW1                   _VECTOR(5)
202
 
 
203
 
/* Timer/Counter0 Overflow */
204
 
#define TIMER0_OVF_vect_num             6
205
 
#define TIMER0_OVF_vect                 _VECTOR(6)
206
 
#define SIG_OVERFLOW0                   _VECTOR(6)
207
 
 
208
 
/* Serial Transfer Complete */
209
 
#define SPI_STC_vect_num                7
210
 
#define SPI_STC_vect                    _VECTOR(7)
211
 
#define SIG_SPI                         _VECTOR(7)
212
 
 
213
 
/* UART, Rx Complete */
214
 
#define UART_RX_vect_num                8
215
 
#define UART_RX_vect                    _VECTOR(8)
216
 
#define SIG_UART_RECV                   _VECTOR(8)
217
 
 
218
 
/* UART Data Register Empty */
219
 
#define UART_UDRE_vect_num              9
220
 
#define UART_UDRE_vect                  _VECTOR(9)
221
 
#define SIG_UART_DATA                   _VECTOR(9)
222
 
 
223
 
/* UART, Tx Complete */
224
 
#define UART_TX_vect_num                10
225
 
#define UART_TX_vect                    _VECTOR(10)
226
 
#define SIG_UART_TRANS                  _VECTOR(10)
227
 
 
228
 
/* ADC Conversion Complete */
229
 
#define ADC_vect_num            11
230
 
#define ADC_vect                        _VECTOR(11)
231
 
#define SIG_ADC                         _VECTOR(11)
232
 
 
233
 
/* EEPROM Ready */
234
 
#define EE_RDY_vect_num         12
235
 
#define EE_RDY_vect                     _VECTOR(12)
236
 
#define SIG_EEPROM_READY                _VECTOR(12)
237
 
 
238
 
/* Analog Comparator */
239
 
#define ANA_COMP_vect_num               13
240
 
#define ANA_COMP_vect                   _VECTOR(13)
241
 
#define SIG_COMPARATOR                  _VECTOR(13)
242
 
 
243
 
#define _VECTORS_SIZE 28
244
 
 
245
 
/*
246
 
   The Register Bit names are represented by their bit number (0-7).
247
 
*/
248
 
 
249
 
/* MCU general Status Register */
250
 
#define    WDRF        3
251
 
#define    BORF        2
252
 
#define    EXTRF       1
253
 
#define    PORF        0
254
 
 
255
 
/* General Interrupt MaSK register */
256
 
#define    INT1        7
257
 
#define    INT0        6
258
 
 
259
 
/* General Interrupt Flag Register */
260
 
#define    INTF1       7
261
 
#define    INTF0       6
262
 
 
263
 
/* Timer/Counter Interrupt MaSK register */
264
 
#define    TOIE1       7
265
 
#define    OCIE1       6
266
 
#define    TICIE1      3
267
 
#define    TOIE0       1
268
 
 
269
 
/* Timer/Counter Interrupt Flag register */
270
 
#define    TOV1         7
271
 
#define    OCF1         6
272
 
#define    ICF1         3
273
 
#define    TOV0         1
274
 
 
275
 
/* MCU general Control Register */
276
 
#define    SE           5
277
 
#define    SM           4
278
 
#define    ISC11        3
279
 
#define    ISC10        2
280
 
#define    ISC01        1
281
 
#define    ISC00        0
282
 
 
283
 
/* Timer/Counter 0 Control Register */
284
 
#define    CS02         2
285
 
#define    CS01         1
286
 
#define    CS00         0
287
 
 
288
 
/* Timer/Counter 1 Control Register */
289
 
#define    COM11        7
290
 
#define    COM10        6
291
 
#define    PWM11        1
292
 
#define    PWM10        0
293
 
 
294
 
/* Timer/Counter 1 Control and Status Register */
295
 
#define    ICNC1        7
296
 
#define    ICES1        6
297
 
#define    CTC1         3
298
 
#define    CS12         2
299
 
#define    CS11         1
300
 
#define    CS10         0
301
 
 
302
 
/* Watchdog Timer Control Register */
303
 
#define    WDTOE        4
304
 
#define    WDE          3
305
 
#define    WDP2         2
306
 
#define    WDP1         1
307
 
#define    WDP0         0
308
 
 
309
 
/* SPI Control Register */
310
 
#define    SPIE       7
311
 
#define    SPE        6
312
 
#define    DORD       5
313
 
#define    MSTR       4
314
 
#define    CPOL       3
315
 
#define    CPHA       2
316
 
#define    SPR1       1
317
 
#define    SPR0       0
318
 
 
319
 
/* SPI Status Register */
320
 
#define    SPIF       7
321
 
#define    WCOL       6
322
 
 
323
 
/* UART Status Register */
324
 
#define    RXC        7
325
 
#define    TXC        6
326
 
#define    UDRE       5
327
 
#define    FE         4
328
 
#define    DOR        3
329
 
#define    MPCM       0
330
 
 
331
 
/* UART Control Register */
332
 
#define    RXCIE      7
333
 
#define    TXCIE      6
334
 
#define    UDRIE      5
335
 
#define    RXEN       4
336
 
#define    TXEN       3
337
 
#define    CHR9       2
338
 
#define    RXB8       1
339
 
#define    TXB8       0
340
 
 
341
 
/* Analog Comparator Control and Status Register */
342
 
#define    ACD        7
343
 
#define    AINBG      6
344
 
#define    ACO        5
345
 
#define    ACI        4
346
 
#define    ACIE       3
347
 
#define    ACIC       2
348
 
#define    ACIS1      1
349
 
#define    ACIS0      0
350
 
 
351
 
/* ADC MUX */
352
 
#define    ACDBG      6
353
 
#define    MUX2       2
354
 
#define    MUX1       1
355
 
#define    MUX0       0
356
 
 
357
 
/* ADC Control and Status Register */
358
 
#define    ADEN       7
359
 
#define    ADSC       6
360
 
#define    ADFR       5
361
 
#define    ADIF       4
362
 
#define    ADIE       3
363
 
#define    ADPS2      2
364
 
#define    ADPS1      1
365
 
#define    ADPS0      0
366
 
 
367
 
/* Data Register, Port B */
368
 
#define    PB5      5
369
 
#define    PB4      4
370
 
#define    PB3      3
371
 
#define    PB2      2
372
 
#define    PB1      1
373
 
#define    PB0      0
374
 
 
375
 
/* Data Direction Register, Port B */
376
 
#define    DDB5     5
377
 
#define    DDB4     4
378
 
#define    DDB3     3
379
 
#define    DDB2     2
380
 
#define    DDB1     1
381
 
#define    DDB0     0
382
 
 
383
 
/* Input Pins, Port B */
384
 
#define    PINB5    5
385
 
#define    PINB4    4
386
 
#define    PINB3    3
387
 
#define    PINB2    2
388
 
#define    PINB1    1
389
 
#define    PINB0    0
390
 
 
391
 
/* Data Register, Port C */
392
 
#define    PC5      5
393
 
#define    PC4      4
394
 
#define    PC3      3
395
 
#define    PC2      2
396
 
#define    PC1      1
397
 
#define    PC0      0
398
 
 
399
 
/* Data Direction Register, Port C */
400
 
#define    DDC5     5
401
 
#define    DDC4     4
402
 
#define    DDC3     3
403
 
#define    DDC2     2
404
 
#define    DDC1     1
405
 
#define    DDC0     0
406
 
 
407
 
/* Input Pins, Port C */
408
 
#define    PINC5    5
409
 
#define    PINC4    4
410
 
#define    PINC3    3
411
 
#define    PINC2    2
412
 
#define    PINC1    1
413
 
#define    PINC0    0
414
 
 
415
 
/* Data Register, Port D */
416
 
#define    PD7      7
417
 
#define    PD6      6
418
 
#define    PD5      5
419
 
#define    PD4      4
420
 
#define    PD3      3
421
 
#define    PD2      2
422
 
#define    PD1      1
423
 
#define    PD0      0
424
 
 
425
 
/* Data Direction Register, Port D */
426
 
#define    DDD7     7
427
 
#define    DDD6     6
428
 
#define    DDD5     5
429
 
#define    DDD4     4
430
 
#define    DDD3     3
431
 
#define    DDD2     2
432
 
#define    DDD1     1
433
 
#define    DDD0     0
434
 
 
435
 
/* Input Pins, Port D */
436
 
#define    PIND7     7
437
 
#define    PIND6     6
438
 
#define    PIND5     5
439
 
#define    PIND4     4
440
 
#define    PIND3     3
441
 
#define    PIND2     2
442
 
#define    PIND1     1
443
 
#define    PIND0     0
444
 
 
445
 
/* EEPROM Control Register */
446
 
#define    EERIE     3
447
 
#define    EEMWE     2
448
 
#define    EEWE      1
449
 
#define    EERE      0
450
 
 
451
 
/* Constants */
452
 
#define    RAMEND   0xDF    /*Last On-Chip SRAM location*/
453
 
#define    XRAMEND  RAMEND
454
 
#define    E2END    0x7F
455
 
#define    FLASHEND 0x7FF
456
 
 
457
 
#endif /* _AVR_IO2333_H_ */