← Back to branch summary

~ubuntu-branches/ubuntu/utopic/avr-libc/utopic

« back to all changes in this revision

Viewing changes to include/avr/iotn4.h

  • Committer: Package Import Robot
  • Author(s): Hakan Ardo
  • Date: 2014-06-03 14:25:22 UTC
  • mfrom: (1.2.6)
  • Revision ID: package-import@ubuntu.com-20140603142522-76ia7366969f7jc2
Tags: 1:1.8.0+Atmel3.4.4-1
http://bugs.debian.org/740391
http://bugs.debian.org/739953
http://bugs.debian.org/695514
http://bugs.debian.org/719635
http://bugs.debian.org/733939
* New upstream release from Atmel-AVR-GNU-Toolchain v3.4.4
  (http://distribute.atmel.no/tools/opensource/Atmel-AVR-GNU-
  Toolchain/3.4.4/) (closes: #740391, #739953, #695514, #719635)
* Moved manpages to the 3avr section of /usr/share/man
* Added avr-man manpage (closes: #733939)
* Added build-arch and build-indep targets
* Moved build to binary-indep target
* Increased standards version to 3.9.5
* Added ${misc:Depends} dependency
* Applied upstream fix to make pgmspace.h ansi compatible (closes:
  #675759)

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/avr/iotn4.h
1
 
/* Copyright (c) 2009 Atmel Corporation
2
 
   All rights reserved.
3
 
 
4
 
   Redistribution and use in source and binary forms, with or without
5
 
   modification, are permitted provided that the following conditions are met:
6
 
 
7
 
   * Redistributions of source code must retain the above copyright
8
 
     notice, this list of conditions and the following disclaimer.
9
 
 
10
 
   * Redistributions in binary form must reproduce the above copyright
11
 
     notice, this list of conditions and the following disclaimer in
12
 
     the documentation and/or other materials provided with the
13
 
     distribution.
14
 
 
15
 
   * Neither the name of the copyright holders nor the names of
16
 
     contributors may be used to endorse or promote products derived
17
 
     from this software without specific prior written permission.
18
 
 
19
 
  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
20
 
  AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
21
 
  IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
22
 
  ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
23
 
  LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
24
 
  CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
25
 
  SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
26
 
  INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
27
 
  CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
28
 
  ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
29
 
  POSSIBILITY OF SUCH DAMAGE. */
30
 
 
31
 
/* $Id: iotn4.h 2063 2009-11-18 22:06:28Z arcanum $ */
32
 
 
33
 
/* avr/iotn4.h - definitions for ATtiny4 */
34
 
 
35
 
/* This file should only be included from <avr/io.h>, never directly. */
36
 
 
37
 
#ifndef _AVR_IO_H_
38
 
#  error "Include <avr/io.h> instead of this file."
39
 
#endif
40
 
 
41
 
#ifndef _AVR_IOXXX_H_
42
 
#  define _AVR_IOXXX_H_ "iotn4.h"
43
 
#else
44
 
#  error "Attempt to include more than one <avr/ioXXX.h> file."
45
 
#endif 
46
 
 
47
 
 
48
 
#ifndef _AVR_ATtiny4_H_
49
 
#define _AVR_ATtiny4_H_ 1
50
 
 
51
 
 
52
 
/* Registers and associated bit numbers. */
53
 
 
54
 
#define PINB _SFR_IO8(0x00)
55
 
#define PINB0 0
56
 
#define PINB1 1
57
 
#define PINB2 2
58
 
#define PINB3 3
59
 
 
60
 
#define DDRB _SFR_IO8(0x01)
61
 
#define DDB0 0
62
 
#define DDB1 1
63
 
#define DDB2 2
64
 
#define DDB3 3
65
 
 
66
 
#define PORTB _SFR_IO8(0x02)
67
 
#define PORTB0 0
68
 
#define PORTB1 1
69
 
#define PORTB2 2
70
 
#define PORTB3 3
71
 
 
72
 
#define PUEB _SFR_IO8(0x03)
73
 
#define PUEB0 0
74
 
#define PUEB1 1
75
 
#define PUEB2 2
76
 
#define PUEB3 3
77
 
 
78
 
#define PORTCR _SFR_IO8(0x0C)
79
 
#define BBMB 1
80
 
 
81
 
#define PCMSK _SFR_IO8(0x10)
82
 
#define PCINT0 0
83
 
#define PCINT1 1
84
 
#define PCINT2 2
85
 
#define PCINT3 3
86
 
 
87
 
#define PCIFR _SFR_IO8(0x11)
88
 
#define PCIF0 0
89
 
 
90
 
#define PCICR _SFR_IO8(0x12)
91
 
#define PCIE0 0
92
 
 
93
 
#define EIMSK _SFR_IO8(0x13)
94
 
#define INT0 0
95
 
 
96
 
#define EIFR _SFR_IO8(0x14)
97
 
#define INTF0 0
98
 
 
99
 
#define EICRA _SFR_IO8(0x15)
100
 
#define ISC00 0
101
 
#define ISC01 1
102
 
 
103
 
#define DIDR0 _SFR_IO8(0x17)
104
 
#define AIN0D 0
105
 
#define AIN1D 1
106
 
 
107
 
#define ACSR _SFR_IO8(0x1F)
108
 
#define ACIS0 0
109
 
#define ACIS1 1
110
 
#define ACIC 2
111
 
#define ACIE 3
112
 
#define ACI 4
113
 
#define ACO 5
114
 
#define ACD 7
115
 
 
116
 
#define ICR0 _SFR_IO16(0x22)
117
 
 
118
 
#define ICR0L _SFR_IO8(0x22)
119
 
#define ICR0_0 0
120
 
#define ICR0_1 1
121
 
#define ICR0_2 2
122
 
#define ICR0_3 3
123
 
#define ICR0_4 4
124
 
#define ICR0_5 5
125
 
#define ICR0_6 6
126
 
#define ICR0_7 7
127
 
 
128
 
#define ICR0H _SFR_IO8(0x23)
129
 
#define ICR0_8 0
130
 
#define ICR0_9 1
131
 
#define ICR0_10 2
132
 
#define ICR0_11 3
133
 
#define ICR0_12 4
134
 
#define ICR0_13 5
135
 
#define ICR0_14 6
136
 
#define ICR0_15 7
137
 
 
138
 
#define OCR0B _SFR_IO16(0x24)
139
 
 
140
 
#define OCR0BL _SFR_IO8(0x24)
141
 
#define OCR0B0 0
142
 
#define OCR0B1 1
143
 
#define OCR0B2 2
144
 
#define OCR0B3 3
145
 
#define OCR0B4 4
146
 
#define OCR0B5 5
147
 
#define OCR0B6 6
148
 
#define OCR0B7 7
149
 
 
150
 
#define OCR0BH _SFR_IO8(0x25)
151
 
#define OCR0B8 0
152
 
#define OCR0B9 1
153
 
#define OCR0B10 2
154
 
#define OCR0B11 3
155
 
#define OCR0B12 4
156
 
#define OCR0B13 5
157
 
#define OCR0B14 6
158
 
#define OCR0B15 7
159
 
 
160
 
#define OCR0A _SFR_IO16(0x26)
161
 
 
162
 
#define OCR0AL _SFR_IO8(0x26)
163
 
#define OCR0A0 0
164
 
#define OCR0A1 1
165
 
#define OCR0A2 2
166
 
#define OCR0A3 3
167
 
#define OCR0A4 4
168
 
#define OCR0A5 5
169
 
#define OCR0A6 6
170
 
#define OCR0A7 7
171
 
 
172
 
#define OCR0AH _SFR_IO8(0x27)
173
 
#define OCR0A8 0
174
 
#define OCR0A9 1
175
 
#define OCR0A10 2
176
 
#define OCR0A11 3
177
 
#define OCR0A12 4
178
 
#define OCR0A13 5
179
 
#define OCR0A14 6
180
 
#define OCR0A15 7
181
 
 
182
 
#define TCNT0 _SFR_IO16(0x28)
183
 
 
184
 
#define TCNT0L _SFR_IO8(0x28)
185
 
#define TCNT0_0 0
186
 
#define TCNT0_1 1
187
 
#define TCNT0_2 2
188
 
#define TCNT0_3 3
189
 
#define TCNT0_4 4
190
 
#define TCNT0_5 5
191
 
#define TCNT0_6 6
192
 
#define TCNT0_7 7
193
 
 
194
 
#define TCNT0H _SFR_IO8(0x29)
195
 
#define TCNT0_8 0
196
 
#define TCNT0_9 1
197
 
#define TCNT0_10 2
198
 
#define TCNT0_11 3
199
 
#define TCNT0_12 4
200
 
#define TCNT0_13 5
201
 
#define TCNT0_14 6
202
 
#define TCNT0_15 7
203
 
 
204
 
#define TIFR0 _SFR_IO8(0x2A)
205
 
#define TOV0 0
206
 
#define OCF0A 1
207
 
#define OCF0B 2
208
 
#define ICF0 5
209
 
 
210
 
#define TIMSK0 _SFR_IO8(0x2B)
211
 
#define TOIE0 0
212
 
#define OCIE0A 1
213
 
#define OCIE0B 2
214
 
#define ICIE0 5
215
 
 
216
 
#define TCCR0C _SFR_IO8(0x2C)
217
 
#define FOC0B 6
218
 
#define FOC0A 7
219
 
 
220
 
#define TCCR0B _SFR_IO8(0x2D)
221
 
#define CS00 0
222
 
#define CS01 1
223
 
#define CS02 2
224
 
#define WGM02 3
225
 
#define WGM03 4
226
 
#define ICES0 6
227
 
#define ICNC0 7
228
 
 
229
 
#define TCCR0A _SFR_IO8(0x2E)
230
 
#define WGM00 0
231
 
#define WGM01 1
232
 
#define COM0B0 4
233
 
#define COM0B1 5
234
 
#define COM0A0 6
235
 
#define COM0A1 7
236
 
 
237
 
#define GTCCR _SFR_IO8(0x2F)
238
 
#define PSR 0
239
 
#define TSM 7
240
 
 
241
 
#define WDTCSR _SFR_IO8(0x31)
242
 
#define WDP0 0
243
 
#define WDP1 1
244
 
#define WDP2 2
245
 
#define WDE 3
246
 
#define WDP3 5
247
 
#define WDIE 6
248
 
#define WDIF 7
249
 
 
250
 
#define NVMCSR _SFR_IO8(0x32)
251
 
#define NVMBSY 7
252
 
 
253
 
#define NVMCMD _SFR_IO8(0x33)
254
 
#define NVMCMD0 0
255
 
#define NVMCMD1 1
256
 
#define NVMCMD2 2
257
 
#define NVMCMD3 3
258
 
#define NVMCMD4 4
259
 
#define NVMCMD5 5
260
 
 
261
 
#define VLMCSR _SFR_IO8(0x34)
262
 
#define VLM0 0
263
 
#define VLM1 1
264
 
#define VLM2 2
265
 
#define VLMIE 6
266
 
#define VLMF 7
267
 
 
268
 
#define PRR _SFR_IO8(0x35)
269
 
#define PRTIM0 0
270
 
#define PRADC 1
271
 
 
272
 
#define CLKPSR _SFR_IO8(0x36)
273
 
#define CLKPS0 0
274
 
#define CLKPS1 1
275
 
#define CLKPS2 2
276
 
#define CLKPS3 3
277
 
 
278
 
#define CLKMSR _SFR_IO8(0x37)
279
 
#define CLKMS0 0
280
 
#define CLKMS1 1
281
 
 
282
 
#define OSCCAL _SFR_IO8(0x39)
283
 
#define CAL0 0
284
 
#define CAL1 1
285
 
#define CAL2 2
286
 
#define CAL3 3
287
 
#define CAL4 4
288
 
#define CAL5 5
289
 
#define CAL6 6
290
 
#define CAL7 7
291
 
 
292
 
#define SMCR _SFR_IO8(0x3A)
293
 
#define SE 0
294
 
#define SM0 1
295
 
#define SM1 2
296
 
#define SM2 3
297
 
 
298
 
#define RSTFLR _SFR_IO8(0x3B)
299
 
#define PORF 0
300
 
#define EXTRF 1
301
 
#define WDRF 3
302
 
 
303
 
#define CCP _SFR_IO8(0x3C)
304
 
#define CCP0 0
305
 
#define CCP1 1
306
 
#define CCP2 2
307
 
#define CCP3 3
308
 
#define CCP4 4
309
 
#define CCP5 5
310
 
#define CCP6 6
311
 
#define CCP7 7
312
 
 
313
 
 
314
 
/* Interrupt vectors */
315
 
/* Vector 0 is the reset vector */
316
 
#define INT0_vect_num  1
317
 
#define INT0_vect      _VECTOR(1)  /* External Interrupt Request 0 */
318
 
#define PCINT0_vect_num  2
319
 
#define PCINT0_vect      _VECTOR(2)  /* Pin Change Interrupt Request 0 */
320
 
#define TIM0_CAPT_vect_num  3
321
 
#define TIM0_CAPT_vect      _VECTOR(3)  /* Timer/Counter0 Input Capture */
322
 
#define TIM0_OVF_vect_num  4
323
 
#define TIM0_OVF_vect      _VECTOR(4)  /* Timer/Counter0 Overflow */
324
 
#define TIM0_COMPA_vect_num  5
325
 
#define TIM0_COMPA_vect      _VECTOR(5)  /* Timer/Counter Compare Match A */
326
 
#define TIM0_COMPB_vect_num  6
327
 
#define TIM0_COMPB_vect      _VECTOR(6)  /* Timer/Counter Compare Match B */
328
 
#define ANA_COMP_vect_num  7
329
 
#define ANA_COMP_vect      _VECTOR(7)  /* Analog Comparator */
330
 
#define WDT_vect_num  8
331
 
#define WDT_vect      _VECTOR(8)  /* Watchdog Time-out */
332
 
#define VLM_vect_num  9
333
 
#define VLM_vect      _VECTOR(9)  /* Vcc Voltage Level Monitor */
334
 
 
335
 
#define _VECTOR_SIZE 2 /* Size of individual vector. */
336
 
#define _VECTORS_SIZE (10 * _VECTOR_SIZE)
337
 
 
338
 
 
339
 
/* Constants */
340
 
#define SPM_PAGESIZE (32)
341
 
#define RAMSTART     (0x40)
342
 
#define RAMSIZE      (32)
343
 
#define RAMEND       (RAMSTART + RAMSIZE - 1)
344
 
#define XRAMSTART    (NA)
345
 
#define XRAMSIZE     (0)
346
 
#define XRAMEND      (RAMEND)
347
 
#define E2END        (0x0)
348
 
#define E2PAGESIZE   (0)
349
 
#define FLASHEND     (0x1FF)
350
 
 
351
 
 
352
 
/* Fuses */
353
 
#define FUSE_MEMORY_SIZE 0
354
 
 
355
 
 
356
 
/* Lock Bits */
357
 
#define __LOCK_BITS_EXIST
358
 
 
359
 
 
360
 
/* Signature */
361
 
#define SIGNATURE_0 0x1E
362
 
#define SIGNATURE_1 0x90
363
 
#define SIGNATURE_2 0x0A
364
 
 
365
 
 
366
 
/* Device Pin Definitions */
367
 
#define SPDATA_DDR   DDRCINT
368
 
#define SPDATA_PORT  PORTCINT
369
 
#define SPDATA_PIN   PINCINT
370
 
#define SPDATA_BIT   INT0
371
 
 
372
 
#define OC0A_DDR   DDRCINT
373
 
#define OC0A_PORT  PORTCINT
374
 
#define OC0A_PIN   PINCINT
375
 
#define OC0A_BIT   INT0
376
 
 
377
 
#define ADC0_DDR   DDRCINT
378
 
#define ADC0_PORT  PORTCINT
379
 
#define ADC0_PIN   PINCINT
380
 
#define ADC0_BIT   INT0
381
 
 
382
 
#define AIN0_DDR   DDRCINT
383
 
#define AIN0_PORT  PORTCINT
384
 
#define AIN0_PIN   PINCINT
385
 
#define AIN0_BIT   INT0
386
 
 
387
 
#define PB0_DDR   DDRCINT
388
 
#define PB0_PORT  PORTCINT
389
 
#define PB0_PIN   PINCINT
390
 
#define PB0_BIT   INT0
391
 
 
392
 
#define SPCLK_DDR   DDRCINT
393
 
#define SPCLK_PORT  PORTCINT
394
 
#define SPCLK_PIN   PINCINT
395
 
#define SPCLK_BIT   INT1
396
 
 
397
 
#define CLKI_DDR   DDRCINT
398
 
#define CLKI_PORT  PORTCINT
399
 
#define CLKI_PIN   PINCINT
400
 
#define CLKI_BIT   INT1
401
 
 
402
 
#define ICP0_DDR   DDRCINT
403
 
#define ICP0_PORT  PORTCINT
404
 
#define ICP0_PIN   PINCINT
405
 
#define ICP0_BIT   INT1
406
 
 
407
 
#define OC0B_DDR   DDRCINT
408
 
#define OC0B_PORT  PORTCINT
409
 
#define OC0B_PIN   PINCINT
410
 
#define OC0B_BIT   INT1
411
 
 
412
 
#define ADC1_DDR   DDRCINT
413
 
#define ADC1_PORT  PORTCINT
414
 
#define ADC1_PIN   PINCINT
415
 
#define ADC1_BIT   INT1
416
 
 
417
 
#define AIN1_DDR   DDRCINT
418
 
#define AIN1_PORT  PORTCINT
419
 
#define AIN1_PIN   PINCINT
420
 
#define AIN1_BIT   INT1
421
 
 
422
 
#define PB1_DDR   DDRCINT
423
 
#define PB1_PORT  PORTCINT
424
 
#define PB1_PIN   PINCINT
425
 
#define PB1_BIT   INT1
426
 
 
427
 
#define CLKO_DDR   DDRT
428
 
#define CLKO_PORT  PORTT
429
 
#define CLKO_PIN   PINT
430
 
#define CLKO_BIT   T0
431
 
 
432
 
#define PCINT2_DDR   DDRT
433
 
#define PCINT2_PORT  PORTT
434
 
#define PCINT2_PIN   PINT
435
 
#define PCINT2_BIT   T0
436
 
 
437
 
#define INT0_DDR   DDRT
438
 
#define INT0_PORT  PORTT
439
 
#define INT0_PIN   PINT
440
 
#define INT0_BIT   T0
441
 
 
442
 
#define ADC2_DDR   DDRT
443
 
#define ADC2_PORT  PORTT
444
 
#define ADC2_PIN   PINT
445
 
#define ADC2_BIT   T0
446
 
 
447
 
#define PB2_DDR   DDRT
448
 
#define PB2_PORT  PORTT
449
 
#define PB2_PIN   PINT
450
 
#define PB2_BIT   T0
451
 
 
452
 
#define PCINT3_DDR   DDRRESET
453
 
#define PCINT3_PORT  PORTRESET
454
 
#define PCINT3_PIN   PINRESET
455
 
#define PCINT3_BIT   RESET
456
 
 
457
 
#define ADC3_DDR   DDRRESET
458
 
#define ADC3_PORT  PORTRESET
459
 
#define ADC3_PIN   PINRESET
460
 
#define ADC3_BIT   RESET
461
 
 
462
 
#define PB3_DDR   DDRRESET
463
 
#define PB3_PORT  PORTRESET
464
 
#define PB3_PIN   PINRESET
465
 
#define PB3_BIT   RESET
466
 
 
467
 
#endif /* _AVR_ATtiny4_H_ */
468