← Back to branch summary

~ubuntu-branches/ubuntu/wily/acl2/wily

« back to all changes in this revision

Viewing changes to books/centaur/vl/systest/always_comb_ops/compare-aux.v

  • Committer: Package Import Robot
  • Author(s): Camm Maguire
  • Date: 2015-01-16 10:35:45 UTC
  • mfrom: (3.3.26 sid)
  • Revision ID: package-import@ubuntu.com-20150116103545-prehe9thgo79o8w8
Tags: 7.0-1
New upstream release

Show diffs side-by-side

added added

removed removed

Lines of Context:
books/centaur/vl/systest/always_comb_ops/compare-aux.v
202
202
    begin
203
203
      //$display("Checking size %0d, a %b, b %b, c %b", `SIZE, a, b, c);
204
204
 
 
205
`ifndef VL_SYSTEST_VCS
 
206
 
 
207
      // NCVerilog implements unary "+A" as if it were "A + 0" -- that is,
 
208
      // if there are any X/Z bits in A, then the whole result is X.
 
209
 
 
210
      // VCS implements unary "+A" as if it were just "A" -- that is, no
 
211
      // such X coercion occurs.
 
212
 
 
213
      // VL follows NCV's approach, so we suppress this check on VCS because
 
214
      // otherwise it will fail on VCS.
 
215
 
205
216
      if (unary_plus_spec !== unary_plus_impl)
206
217
        $display("fail: unary_plus: spec %b, impl %b",
207
218
                 unary_plus_spec, unary_plus_impl);
 
219
`endif
208
220
 
209
221
      if (unary_minus_spec !== unary_minus_impl)
210
222
        $display("fail: unary_minus: spec %b, impl %b",