← Back to branch summary

~ubuntu-branches/ubuntu/quantal/gputils/quantal

« back to all changes in this revision

Viewing changes to header/p18f6520.inc

  • Committer: Bazaar Package Importer
  • Author(s): Aurelien Jarno
  • Date: 2005-04-16 01:00:23 UTC
  • mto: This revision was merged to the branch mainline in revision 5.
  • Revision ID: james.westby@ubuntu.com-20050416010023-xo612jqs8xlk0b3d
Tags: upstream-0.13.1
Import upstream version 0.13.1

Show diffs side-by-side

added added

removed removed

Lines of Context:
header/p18f6520.inc
1
1
        LIST
2
2
 
3
3
;==========================================================================
4
 
;  $Id: p18f6520.inc,v 1.4 2004/07/24 03:00:02 craigfranklin Exp $
 
4
;  $Id: p18f6520.inc,v 1.6 2005/03/24 04:08:45 craigfranklin Exp $
5
5
;  MPASM PIC18F6520 processor include
6
6
; 
7
 
;  (c) Copyright 1999-2004 Microchip Technology, All rights reserved
 
7
;  (c) Copyright 1999-2005 Microchip Technology, All rights reserved
8
8
;==========================================================================
9
9
 
10
10
        NOLIST
123
123
EEDATA           EQU  H'0FA8'
124
124
EEADR            EQU  H'0FA9'
125
125
EEADRH           EQU  H'0FAA'
 
126
RCSTA            EQU  H'0FAB'
126
127
RCSTA1           EQU  H'0FAB'
 
128
TXSTA            EQU  H'0FAC'
127
129
TXSTA1           EQU  H'0FAC'
 
130
TXREG            EQU  H'0FAD'
128
131
TXREG1           EQU  H'0FAD'
129
132
RCREG1           EQU  H'0FAE'
 
133
SPBRG            EQU  H'0FAF'
130
134
SPBRG1           EQU  H'0FAF'
131
135
PSPCON           EQU  H'0FB0'
132
136
T3CON            EQU  H'0FB1'
326
330
KBI2             EQU  H'0006'
327
331
KBI3             EQU  H'0007'
328
332
 
329
 
CCP2B            EQU  H'0003'
330
333
PGM              EQU  H'0005'
331
334
PGC              EQU  H'0006'
332
335
PGD              EQU  H'0007'
393
396
RD               EQU  H'0000'
394
397
WR               EQU  H'0001'
395
398
CS               EQU  H'0002'
396
 
CCP2E            EQU  H'0007'
397
399
 
398
400
 
399
401
;----- PORTF Bits -----------------------------------------------------
415
417
AN11             EQU  H'0006'
416
418
SS               EQU  H'0007'
417
419
 
418
 
C2OUTF           EQU  H'0001'
419
 
C1OUTF           EQU  H'0002'
420
 
CVREFF           EQU  H'0005'
421
 
 
422
420
 
423
421
;----- PORTG Bits -----------------------------------------------------
424
422
RG0              EQU  H'0000'
762
760
EEPGD            EQU  H'0007'
763
761
 
764
762
 
 
763
;----- RCSTA Bits -----------------------------------------------------
 
764
RX9D             EQU  H'0000'
 
765
OERR             EQU  H'0001'
 
766
FERR             EQU  H'0002'
 
767
ADEN             EQU  H'0003'
 
768
CREN             EQU  H'0004'
 
769
SREN             EQU  H'0005'
 
770
RX9              EQU  H'0006'
 
771
SPEN             EQU  H'0007'
 
772
 
 
773
ADDEN            EQU  H'0003'
 
774
 
 
775
 
765
776
;----- RCSTA1 Bits -----------------------------------------------------
766
777
RX9D             EQU  H'0000'
767
778
OERR             EQU  H'0001'
775
786
ADDEN            EQU  H'0003'
776
787
 
777
788
 
 
789
;----- TXSTA Bits -----------------------------------------------------
 
790
TX9D             EQU  H'0000'
 
791
TRMT             EQU  H'0001'
 
792
BRGH             EQU  H'0002'
 
793
SYNC             EQU  H'0004'
 
794
TXEN             EQU  H'0005'
 
795
TX9              EQU  H'0006'
 
796
CSRC             EQU  H'0007'
 
797
 
 
798
 
778
799
;----- TXSTA1 Bits -----------------------------------------------------
779
800
TX9D             EQU  H'0000'
780
801
TRMT             EQU  H'0001'
1118
1139
 
1119
1140
;==========================================================================
1120
1141
;
 
1142
;   IMPORTANT: For the PIC18 devices, the __CONFIG directive has been
 
1143
;              superseded by the CONFIG directive.  The following settings
 
1144
;              are available for this device.
 
1145
;
 
1146
;   Oscillator Selection:
 
1147
;     OSC = LP             LP
 
1148
;     OSC = XT             XT
 
1149
;     OSC = HS             HS
 
1150
;     OSC = RC             RC-OSC2 as Clock Out
 
1151
;     OSC = EC             EC-OSC2 as Clock Out
 
1152
;     OSC = ECIO           EC-OSC2 as RA6
 
1153
;     OSC = HSPLL          HS-PLL Enabled
 
1154
;     OSC = RCIO           RC-OSC2 as RA6
 
1155
;
 
1156
;   Osc. Switch Enable:
 
1157
;     OSCS = ON            Enabled
 
1158
;     OSCS = OFF           Disabled
 
1159
;
 
1160
;   Power Up Timer:
 
1161
;     PWRT = ON            Enabled
 
1162
;     PWRT = OFF           Disabled
 
1163
;
 
1164
;   Brown Out Reset:
 
1165
;     BOR = OFF            Disabled
 
1166
;     BOR = ON             Enabled
 
1167
;
 
1168
;   Brown Out Voltage:
 
1169
;     BORV = 45            4.5V
 
1170
;     BORV = 42            4.2V
 
1171
;     BORV = 27            2.7V
 
1172
;     BORV = 25            2.5V
 
1173
;
 
1174
;   Watchdog Timer:
 
1175
;     WDT = OFF            Disabled
 
1176
;     WDT = ON             Enabled
 
1177
;
 
1178
;   Watchdog Postscaler:
 
1179
;     WDTPS = 1            1:1
 
1180
;     WDTPS = 2            1:2
 
1181
;     WDTPS = 4            1:4
 
1182
;     WDTPS = 8            1:8
 
1183
;     WDTPS = 16           1:16
 
1184
;     WDTPS = 32           1:32
 
1185
;     WDTPS = 64           1:64
 
1186
;     WDTPS = 128          1:128
 
1187
;
 
1188
;   CCP2 Mux:
 
1189
;     CCP2MUX = OFF        Uses RE7
 
1190
;     CCP2MUX = RE7        Uses RE7
 
1191
;     CCP2MUX = ON         Uses RC1
 
1192
;     CCP2MUX = RC1        Uses RC1
 
1193
;
 
1194
;   Stack Overflow Reset:
 
1195
;     STVR = OFF           Disabled
 
1196
;     STVR = ON            Enabled
 
1197
;
 
1198
;   Low Voltage ICSP:
 
1199
;     LVP = OFF            Disabled
 
1200
;     LVP = ON             Enabled
 
1201
;
 
1202
;   Background Debugger Enable:
 
1203
;     DEBUG = ON           Enabled
 
1204
;     DEBUG = OFF          Disabled
 
1205
;
 
1206
;   Code Protection Block 0:
 
1207
;     CP0 = ON             Enabled
 
1208
;     CP0 = OFF            Disabled
 
1209
;
 
1210
;   Code Protection Block 1:
 
1211
;     CP1 = ON             Enabled
 
1212
;     CP1 = OFF            Disabled
 
1213
;
 
1214
;   Code Protection Block 2:
 
1215
;     CP2 = ON             Enabled
 
1216
;     CP2 = OFF            Disabled
 
1217
;
 
1218
;   Code Protection Block 3:
 
1219
;     CP3 = ON             Enabled
 
1220
;     CP3 = OFF            Disabled
 
1221
;
 
1222
;   Boot Block Code Protection:
 
1223
;     CPB = ON             Enabled
 
1224
;     CPB = OFF            Disabled
 
1225
;
 
1226
;   Data EEPROM Code Protection:
 
1227
;     CPD = ON             Enabled
 
1228
;     CPD = OFF            Disabled
 
1229
;
 
1230
;   Write Protection Block 0:
 
1231
;     WRT0 = ON            Enabled
 
1232
;     WRT0 = OFF           Disabled
 
1233
;
 
1234
;   Write Protection Block 1:
 
1235
;     WRT1 = ON            Enabled
 
1236
;     WRT1 = OFF           Disabled
 
1237
;
 
1238
;   Write Protection Block 2:
 
1239
;     WRT2 = ON            Enabled
 
1240
;     WRT2 = OFF           Disabled
 
1241
;
 
1242
;   Write Protection Block 3:
 
1243
;     WRT3 = ON            Enabled
 
1244
;     WRT3 = OFF           Disabled
 
1245
;
 
1246
;   Boot Block Write Protection:
 
1247
;     WRTB = ON            Enabled
 
1248
;     WRTB = OFF           Disabled
 
1249
;
 
1250
;   Configuration Register Write Protection:
 
1251
;     WRTC = ON            Enabled
 
1252
;     WRTC = OFF           Disabled
 
1253
;
 
1254
;   Data EEPROM Write Protection:
 
1255
;     WRTD = ON            Enabled
 
1256
;     WRTD = OFF           Disabled
 
1257
;
 
1258
;   Table Read Protection Block 0:
 
1259
;     EBTR0 = ON           Enabled
 
1260
;     EBTR0 = OFF          Disabled
 
1261
;
 
1262
;   Table Read Protection Block 1:
 
1263
;     EBTR1 = ON           Enabled
 
1264
;     EBTR1 = OFF          Disabled
 
1265
;
 
1266
;   Table Read Protection Block 2:
 
1267
;     EBTR2 = ON           Enabled
 
1268
;     EBTR2 = OFF          Disabled
 
1269
;
 
1270
;   Table Read Protection Block 3:
 
1271
;     EBTR3 = ON           Enabled
 
1272
;     EBTR3 = OFF          Disabled
 
1273
;
 
1274
;   Boot Block Table Read Protection:
 
1275
;     EBTRB = ON           Enabled
 
1276
;     EBTRB = OFF          Disabled
 
1277
;
 
1278
;==========================================================================
 
1279
;==========================================================================
 
1280
;
1121
1281
;       Configuration Bits
1122
1282
;
1123
1283
;   NAME            Address