← Back to branch summary

~ubuntu-branches/ubuntu/saucy/linux-n900/saucy

« back to all changes in this revision

Viewing changes to drivers/pcmcia/i82365.h

  • Committer: Bazaar Package Importer
  • Author(s): Mathieu Poirier
  • Date: 2011-02-18 09:43:31 UTC
  • Revision ID: james.westby@ubuntu.com-20110218094331-eyubsja4f9k0yhmq
Tags: 2.6.35-1.1
Initial release.

Show diffs side-by-side

added added

removed removed

Lines of Context:
drivers/pcmcia/i82365.h
 
1
/*
 
2
 * i82365.h 1.15 1999/10/25 20:03:34
 
3
 *
 
4
 * The contents of this file are subject to the Mozilla Public License
 
5
 * Version 1.1 (the "License"); you may not use this file except in
 
6
 * compliance with the License. You may obtain a copy of the License
 
7
 * at http://www.mozilla.org/MPL/
 
8
 *
 
9
 * Software distributed under the License is distributed on an "AS IS"
 
10
 * basis, WITHOUT WARRANTY OF ANY KIND, either express or implied. See
 
11
 * the License for the specific language governing rights and
 
12
 * limitations under the License. 
 
13
 *
 
14
 * The initial developer of the original code is David A. Hinds
 
15
 * <dahinds@users.sourceforge.net>.  Portions created by David A. Hinds
 
16
 * are Copyright (C) 1999 David A. Hinds.  All Rights Reserved.
 
17
 *
 
18
 * Alternatively, the contents of this file may be used under the
 
19
 * terms of the GNU General Public License version 2 (the "GPL"), in which
 
20
 * case the provisions of the GPL are applicable instead of the
 
21
 * above.  If you wish to allow the use of your version of this file
 
22
 * only under the terms of the GPL and not to allow others to use
 
23
 * your version of this file under the MPL, indicate your decision by
 
24
 * deleting the provisions above and replace them with the notice and
 
25
 * other provisions required by the GPL.  If you do not delete the
 
26
 * provisions above, a recipient may use your version of this file
 
27
 * under either the MPL or the GPL.
 
28
 */
 
29
 
 
30
#ifndef _LINUX_I82365_H
 
31
#define _LINUX_I82365_H
 
32
 
 
33
/* register definitions for the Intel 82365SL PCMCIA controller */
 
34
 
 
35
/* Offsets for PCIC registers */
 
36
#define I365_IDENT      0x00    /* Identification and revision */
 
37
#define I365_STATUS     0x01    /* Interface status */
 
38
#define I365_POWER      0x02    /* Power and RESETDRV control */
 
39
#define I365_INTCTL     0x03    /* Interrupt and general control */
 
40
#define I365_CSC        0x04    /* Card status change */
 
41
#define I365_CSCINT     0x05    /* Card status change interrupt control */
 
42
#define I365_ADDRWIN    0x06    /* Address window enable */
 
43
#define I365_IOCTL      0x07    /* I/O control */
 
44
#define I365_GENCTL     0x16    /* Card detect and general control */
 
45
#define I365_GBLCTL     0x1E    /* Global control register */
 
46
 
 
47
/* Offsets for I/O and memory window registers */
 
48
#define I365_IO(map)    (0x08+((map)<<2))
 
49
#define I365_MEM(map)   (0x10+((map)<<3))
 
50
#define I365_W_START    0
 
51
#define I365_W_STOP     2
 
52
#define I365_W_OFF      4
 
53
 
 
54
/* Flags for I365_STATUS */
 
55
#define I365_CS_BVD1    0x01
 
56
#define I365_CS_STSCHG  0x01
 
57
#define I365_CS_BVD2    0x02
 
58
#define I365_CS_SPKR    0x02
 
59
#define I365_CS_DETECT  0x0C
 
60
#define I365_CS_WRPROT  0x10
 
61
#define I365_CS_READY   0x20    /* Inverted */
 
62
#define I365_CS_POWERON 0x40
 
63
#define I365_CS_GPI     0x80
 
64
 
 
65
/* Flags for I365_POWER */
 
66
#define I365_PWR_OFF    0x00    /* Turn off the socket */
 
67
#define I365_PWR_OUT    0x80    /* Output enable */
 
68
#define I365_PWR_NORESET 0x40   /* Disable RESETDRV on resume */
 
69
#define I365_PWR_AUTO   0x20    /* Auto pwr switch enable */
 
70
#define I365_VCC_MASK   0x18    /* Mask for turning off Vcc */
 
71
/* There are different layouts for B-step and DF-step chips: the B
 
72
   step has independent Vpp1/Vpp2 control, and the DF step has only
 
73
   Vpp1 control, plus 3V control */
 
74
#define I365_VCC_5V     0x10    /* Vcc = 5.0v */
 
75
#define I365_VCC_3V     0x18    /* Vcc = 3.3v */
 
76
#define I365_VPP2_MASK  0x0c    /* Mask for turning off Vpp2 */
 
77
#define I365_VPP2_5V    0x04    /* Vpp2 = 5.0v */
 
78
#define I365_VPP2_12V   0x08    /* Vpp2 = 12.0v */
 
79
#define I365_VPP1_MASK  0x03    /* Mask for turning off Vpp1 */
 
80
#define I365_VPP1_5V    0x01    /* Vpp1 = 5.0v */
 
81
#define I365_VPP1_12V   0x02    /* Vpp1 = 12.0v */
 
82
 
 
83
/* Flags for I365_INTCTL */
 
84
#define I365_RING_ENA   0x80
 
85
#define I365_PC_RESET   0x40
 
86
#define I365_PC_IOCARD  0x20
 
87
#define I365_INTR_ENA   0x10
 
88
#define I365_IRQ_MASK   0x0F
 
89
 
 
90
/* Flags for I365_CSC and I365_CSCINT*/
 
91
#define I365_CSC_BVD1   0x01
 
92
#define I365_CSC_STSCHG 0x01
 
93
#define I365_CSC_BVD2   0x02
 
94
#define I365_CSC_READY  0x04
 
95
#define I365_CSC_DETECT 0x08
 
96
#define I365_CSC_ANY    0x0F
 
97
#define I365_CSC_GPI    0x10
 
98
#define I365_CSC_IRQ_MASK       0xF0
 
99
 
 
100
/* Flags for I365_ADDRWIN */
 
101
#define I365_ENA_IO(map)        (0x40 << (map))
 
102
#define I365_ENA_MEM(map)       (0x01 << (map))
 
103
 
 
104
/* Flags for I365_IOCTL */
 
105
#define I365_IOCTL_MASK(map)    (0x0F << (map<<2))
 
106
#define I365_IOCTL_WAIT(map)    (0x08 << (map<<2))
 
107
#define I365_IOCTL_0WS(map)     (0x04 << (map<<2))
 
108
#define I365_IOCTL_IOCS16(map)  (0x02 << (map<<2))
 
109
#define I365_IOCTL_16BIT(map)   (0x01 << (map<<2))
 
110
 
 
111
/* Flags for I365_GENCTL */
 
112
#define I365_CTL_16DELAY        0x01
 
113
#define I365_CTL_RESET          0x02
 
114
#define I365_CTL_GPI_ENA        0x04
 
115
#define I365_CTL_GPI_CTL        0x08
 
116
#define I365_CTL_RESUME         0x10
 
117
#define I365_CTL_SW_IRQ         0x20
 
118
 
 
119
/* Flags for I365_GBLCTL */
 
120
#define I365_GBL_PWRDOWN        0x01
 
121
#define I365_GBL_CSC_LEV        0x02
 
122
#define I365_GBL_WRBACK         0x04
 
123
#define I365_GBL_IRQ_0_LEV      0x08
 
124
#define I365_GBL_IRQ_1_LEV      0x10
 
125
 
 
126
/* Flags for memory window registers */
 
127
#define I365_MEM_16BIT  0x8000  /* In memory start high byte */
 
128
#define I365_MEM_0WS    0x4000
 
129
#define I365_MEM_WS1    0x8000  /* In memory stop high byte */
 
130
#define I365_MEM_WS0    0x4000
 
131
#define I365_MEM_WRPROT 0x8000  /* In offset high byte */
 
132
#define I365_MEM_REG    0x4000
 
133
 
 
134
#define I365_REG(slot, reg)     (((slot) << 6) + reg)
 
135
 
 
136
#endif /* _LINUX_I82365_H */