← Back to branch summary

~ubuntu-branches/ubuntu/trusty/virtualbox/trusty-proposed

« back to all changes in this revision

Viewing changes to src/VBox/VMM/testcase/tstIEMCheckMc.cpp

  • Committer: Package Import Robot
  • Author(s): Felix Geyer
  • Date: 2013-03-07 16:38:36 UTC
  • mfrom: (1.1.13) (3.1.20 experimental)
  • Revision ID: package-import@ubuntu.com-20130307163836-p93jpbgx39tp3gb4
Tags: 4.2.8-dfsg-0ubuntu1
http://bugs.debian.org/691148
http://bugs.debian.org/700823
https://launchpad.net/bugs/1101867
http://bugs.debian.org/700479
http://bugs.debian.org/686994
http://bugs.debian.org/680053
* New upstream release. (Closes: #691148)
  - Fixes compatibility with kernel 3.8. (Closes: #700823; LP: #1101867)
* Switch to my @debian.org email address.
* Move package to contrib as virtualbox 4.2 needs a non-free compiler to
  build the BIOS.
* Build-depend on libdevmapper-dev.
* Refresh patches.
  - Drop 36-fix-ftbfs-xserver-112.patch, cve-2012-3221.patch,
    CVE-2013-0420.patch 37-kcompat-3.6.patch and 38-kcompat-3.7.patch.
* Drop all virtualbox-ose transitional packages.
* Drop the virtualbox-fuse package as vdfuse fails to build with
  virtualbox 4.2.
* Update install files and VBox.sh.
* Bump required kbuild version to 0.1.9998svn2577.
* Fix path to VBoxCreateUSBNode.sh in virtualbox.postinst. (Closes: #700479)
* Add an init script to virtuabox-guest-x11 which loads the vboxvideo
  kernel module. The X Server 1.13 doesn't load it anymore. (Closes: #686994)
* Update man pages. (Closes: #680053)
* Add 36-python-multiarch.patch from Rico Tzschichholz to fix detection of
  python in multiarch paths using pkg-config.

Show diffs side-by-side

added added

removed removed

Lines of Context:
src/VBox/VMM/testcase/tstIEMCheckMc.cpp
4
4
 */
5
5
 
6
6
/*
7
 
 * Copyright (C) 2011 Oracle Corporation
 
7
 * Copyright (C) 2011-2012 Oracle Corporation
8
8
 *
9
9
 * This file is part of VirtualBox Open Source Edition (OSE), as
10
10
 * available from http://www.virtualbox.org. This file is free software;
24
24
 
25
25
#include <VBox/types.h>
26
26
#include <VBox/err.h>
 
27
#include <VBox/log.h>
27
28
#include "../include/IEMInternal.h"
28
29
 
29
30
 
38
39
#define TST_IEM_CHECK_MC
39
40
 
40
41
#define CHK_TYPE(a_ExpectedType, a_Param) \
41
 
    do { a_ExpectedType const * pCheckType = &(a_Param); } while (0)
 
42
    do { a_ExpectedType const * pCheckType = &(a_Param); NOREF(pCheckType); } while (0)
42
43
#define CHK_PTYPE(a_ExpectedType, a_Param) \
43
 
    do { a_ExpectedType pCheckType = (a_Param); } while (0)
 
44
    do { a_ExpectedType pCheckType = (a_Param); NOREF(pCheckType); } while (0)
44
45
 
45
46
#define CHK_CONST(a_ExpectedType, a_Const) \
46
47
    do { \
75
76
    static VBOXSTRICTRC a_Name(PIEMCPU pIemCpu, a_Type0 a_Name0, a_Type1 a_Name1) RT_NO_THROW
76
77
 
77
78
#define IEM_NOT_REACHED_DEFAULT_CASE_RET()                  default: return VERR_IPE_NOT_REACHED_DEFAULT_CASE
 
79
#define IEM_RETURN_ASPECT_NOT_IMPLEMENTED()                 return IEM_RETURN_ASPECT_NOT_IMPLEMENTED
 
80
#define IEM_RETURN_ASPECT_NOT_IMPLEMENTED_LOG(a_LoggerArgs) return IEM_RETURN_ASPECT_NOT_IMPLEMENTED
 
81
 
78
82
 
79
83
#define IEM_OPCODE_GET_NEXT_U8(a_pu8)                       do { *(a_pu8)  = g_bRandom; CHK_PTYPE(uint8_t  *, a_pu8);  } while (0)
 
84
#define IEM_OPCODE_GET_NEXT_S8(a_pi8)                       do { *(a_pi8)  = g_bRandom; CHK_PTYPE(int8_t   *, a_pi8);  } while (0)
 
85
#define IEM_OPCODE_GET_NEXT_S8_SX_U16(a_pu16)               do { *(a_pu16) = g_bRandom; CHK_PTYPE(uint16_t *, a_pu16); } while (0)
 
86
#define IEM_OPCODE_GET_NEXT_S8_SX_U32(a_pu32)               do { *(a_pu32) = g_bRandom; CHK_PTYPE(uint32_t *, a_pu32); } while (0)
 
87
#define IEM_OPCODE_GET_NEXT_S8_SX_U64(a_pu64)               do { *(a_pu64) = g_bRandom; CHK_PTYPE(uint64_t *, a_pu64); } while (0)
80
88
#define IEM_OPCODE_GET_NEXT_U16(a_pu16)                     do { *(a_pu16) = g_bRandom; CHK_PTYPE(uint16_t *, a_pu16); } while (0)
 
89
#define IEM_OPCODE_GET_NEXT_U16_ZX_U32(a_pu32)              do { *(a_pu32) = g_bRandom; CHK_PTYPE(uint32_t *, a_pu32); } while (0)
 
90
#define IEM_OPCODE_GET_NEXT_U16_ZX_U64(a_pu64)              do { *(a_pu64) = g_bRandom; CHK_PTYPE(uint64_t *, a_pu64); } while (0)
 
91
#define IEM_OPCODE_GET_NEXT_S16(a_pi16)                     do { *(a_pi16) = g_bRandom; CHK_PTYPE(int16_t  *, a_pi16); } while (0)
81
92
#define IEM_OPCODE_GET_NEXT_U32(a_pu32)                     do { *(a_pu32) = g_bRandom; CHK_PTYPE(uint32_t *, a_pu32); } while (0)
 
93
#define IEM_OPCODE_GET_NEXT_U32_ZX_U64(a_pu64)              do { *(a_pu64) = g_bRandom; CHK_PTYPE(uint64_t *, a_pu64); } while (0)
 
94
#define IEM_OPCODE_GET_NEXT_S32(a_pi32)                     do { *(a_pi32) = g_bRandom; CHK_PTYPE(int32_t  *, a_pi32); } while (0)
82
95
#define IEM_OPCODE_GET_NEXT_S32_SX_U64(a_pu64)              do { *(a_pu64) = g_bRandom; CHK_PTYPE(uint64_t *, a_pu64); } while (0)
83
96
#define IEM_OPCODE_GET_NEXT_U64(a_pu64)                     do { *(a_pu64) = g_bRandom; CHK_PTYPE(uint64_t *, a_pu64); } while (0)
84
 
#define IEM_OPCODE_GET_NEXT_S8(a_pi8)                       do { *(a_pi8)  = g_bRandom; CHK_PTYPE(int8_t   *, a_pi8);  } while (0)
85
 
#define IEM_OPCODE_GET_NEXT_S16(a_pi16)                     do { *(a_pi16) = g_bRandom; CHK_PTYPE(int16_t  *, a_pi16); } while (0)
86
 
#define IEM_OPCODE_GET_NEXT_S32(a_pi32)                     do { *(a_pi32) = g_bRandom; CHK_PTYPE(int32_t  *, a_pi32); } while (0)
 
97
#define IEMOP_HLP_NO_REAL_OR_V86_MODE()                     do { } while (0)
87
98
#define IEMOP_HLP_NO_LOCK_PREFIX()                          do { } while (0)
88
99
#define IEMOP_HLP_NO_64BIT()                                do { } while (0)
 
100
#define IEMOP_HLP_64BIT_OP_SIZE()                           do { } while (0)
89
101
#define IEMOP_HLP_DEFAULT_64BIT_OP_SIZE()                   do { } while (0)
 
102
#define IEMOP_HLP_DONE_DECODING()                           do { } while (0)
 
103
#define IEMOP_HLP_DONE_DECODING_NO_LOCK_PREFIX()            do { } while (0)
 
104
#define IEMOP_RAISE_DIVIDE_ERROR()                          VERR_TRPM_ACTIVE_TRAP
90
105
#define IEMOP_RAISE_INVALID_OPCODE()                        VERR_TRPM_ACTIVE_TRAP
91
106
#define IEMOP_RAISE_INVALID_LOCK_PREFIX()                   VERR_TRPM_ACTIVE_TRAP
92
107
#define IEMOP_MNEMONIC(a_szMnemonic)                        do { } while (0)
93
108
#define IEMOP_MNEMONIC2(a_szMnemonic, a_szOps)              do { } while (0)
 
109
#define IEMOP_BITCH_ABOUT_STUB()                            do { } while (0)
94
110
#define FNIEMOP_STUB(a_Name) \
95
111
    FNIEMOP_DEF(a_Name) { return VERR_NOT_IMPLEMENTED; } \
96
112
    typedef int ignore_semicolon
98
114
    FNIEMOP_DEF_1(a_Name, a_Type0, a_Name0) { return VERR_NOT_IMPLEMENTED; } \
99
115
    typedef int ignore_semicolon
100
116
 
 
117
#define FNIEMOP_UD_STUB(a_Name) \
 
118
    FNIEMOP_DEF(a_Name) { return IEMOP_RAISE_INVALID_OPCODE(); } \
 
119
    typedef int ignore_semicolon
 
120
#define FNIEMOP_UD_STUB_1(a_Name, a_Type0, a_Name0) \
 
121
    FNIEMOP_DEF_1(a_Name, a_Type0, a_Name0) { return IEMOP_RAISE_INVALID_OPCODE(); } \
 
122
    typedef int ignore_semicolon
 
123
 
101
124
 
102
125
#define FNIEMOP_CALL(a_pfn)                                 (a_pfn)(pIemCpu)
103
126
#define FNIEMOP_CALL_1(a_pfn, a0)                           (a_pfn)(pIemCpu, a0)
107
130
#define IEM_IS_LONG_MODE(a_pIemCpu)                         (g_fRandom)
108
131
#define IEM_IS_REAL_MODE(a_pIemCpu)                         (g_fRandom)
109
132
#define IEM_IS_AMD_CPUID_FEATURE_PRESENT_ECX(a_fEcx)        (g_fRandom)
 
133
#define IEM_IS_AMD_CPUID_FEATURE_PRESENT_EDX(a_fEdx)        (g_fRandom)
 
134
#define IEM_IS_AMD_CPUID_FEATURES_ANY_PRESENT(a_fEdx, a_fEcx) (g_fRandom)
110
135
#define IEM_IS_INTEL_CPUID_FEATURE_PRESENT_EDX(a_fEdx)      (g_fRandom)
111
136
 
112
137
#define iemRecalEffOpSize(a_pIemCpu)                        do { } while (0)
152
177
#define iemAImpl_imul_u8    ((PFNIEMAIMPLMULDIVU8)0)
153
178
#define iemAImpl_mul_u8     ((PFNIEMAIMPLMULDIVU8)0)
154
179
 
 
180
#define iemAImpl_fpu_r32_to_r80         NULL
 
181
#define iemAImpl_fcom_r80_by_r32        NULL
 
182
#define iemAImpl_fadd_r80_by_r32        NULL
 
183
#define iemAImpl_fmul_r80_by_r32        NULL
 
184
#define iemAImpl_fsub_r80_by_r32        NULL
 
185
#define iemAImpl_fsubr_r80_by_r32       NULL
 
186
#define iemAImpl_fdiv_r80_by_r32        NULL
 
187
#define iemAImpl_fdivr_r80_by_r32       NULL
 
188
 
 
189
#define iemAImpl_fpu_r64_to_r80         NULL
 
190
#define iemAImpl_fadd_r80_by_r64        NULL
 
191
#define iemAImpl_fmul_r80_by_r64        NULL
 
192
#define iemAImpl_fcom_r80_by_r64        NULL
 
193
#define iemAImpl_fsub_r80_by_r64        NULL
 
194
#define iemAImpl_fsubr_r80_by_r64       NULL
 
195
#define iemAImpl_fdiv_r80_by_r64        NULL
 
196
#define iemAImpl_fdivr_r80_by_r64       NULL
 
197
 
 
198
#define iemAImpl_fadd_r80_by_r80        NULL
 
199
#define iemAImpl_fmul_r80_by_r80        NULL
 
200
#define iemAImpl_fsub_r80_by_r80        NULL
 
201
#define iemAImpl_fsubr_r80_by_r80       NULL
 
202
#define iemAImpl_fdiv_r80_by_r80        NULL
 
203
#define iemAImpl_fdivr_r80_by_r80       NULL
 
204
#define iemAImpl_fprem_r80_by_r80       NULL
 
205
#define iemAImpl_fprem1_r80_by_r80      NULL
 
206
#define iemAImpl_fscale_r80_by_r80      NULL
 
207
 
 
208
#define iemAImpl_fpatan_r80_by_r80      NULL
 
209
#define iemAImpl_fyl2xp1_r80_by_r80     NULL
 
210
 
 
211
#define iemAImpl_fcom_r80_by_r80        NULL
 
212
#define iemAImpl_fucom_r80_by_r80       NULL
 
213
#define iemAImpl_fabs_r80               NULL
 
214
#define iemAImpl_fchs_r80               NULL
 
215
#define iemAImpl_ftst_r80               NULL
 
216
#define iemAImpl_fxam_r80               NULL
 
217
#define iemAImpl_f2xm1_r80              NULL
 
218
#define iemAImpl_fyl2x_r80              NULL
 
219
#define iemAImpl_fsqrt_r80              NULL
 
220
#define iemAImpl_frndint_r80            NULL
 
221
#define iemAImpl_fsin_r80               NULL
 
222
#define iemAImpl_fcos_r80               NULL
 
223
 
 
224
#define iemAImpl_fld1                   NULL
 
225
#define iemAImpl_fldl2t                 NULL
 
226
#define iemAImpl_fldl2e                 NULL
 
227
#define iemAImpl_fldpi                  NULL
 
228
#define iemAImpl_fldlg2                 NULL
 
229
#define iemAImpl_fldln2                 NULL
 
230
#define iemAImpl_fldz                   NULL
 
231
 
 
232
#define iemAImpl_fptan_r80_r80          NULL
 
233
#define iemAImpl_fxtract_r80_r80        NULL
 
234
#define iemAImpl_fsincos_r80_r80        NULL
 
235
 
 
236
#define iemAImpl_fiadd_r80_by_i16       NULL
 
237
#define iemAImpl_fimul_r80_by_i16       NULL
 
238
#define iemAImpl_fisub_r80_by_i16       NULL
 
239
#define iemAImpl_fisubr_r80_by_i16      NULL
 
240
#define iemAImpl_fidiv_r80_by_i16       NULL
 
241
#define iemAImpl_fidivr_r80_by_i16      NULL
 
242
 
 
243
#define iemAImpl_fiadd_r80_by_i32       NULL
 
244
#define iemAImpl_fimul_r80_by_i32       NULL
 
245
#define iemAImpl_fisub_r80_by_i32       NULL
 
246
#define iemAImpl_fisubr_r80_by_i32      NULL
 
247
#define iemAImpl_fidiv_r80_by_i32       NULL
 
248
#define iemAImpl_fidivr_r80_by_i32      NULL
 
249
 
 
250
#define iemCImpl_callf                  NULL
 
251
#define iemCImpl_FarJmp                 NULL
 
252
 
155
253
/** @}  */
156
254
 
157
255
 
172
270
/** @name Microcode test stubs
173
271
 * @{  */
174
272
 
175
 
#define IEM_ARG_CHECK_CALLBACK(a_idx, a_User) int RT_CONCAT(iArgCheck_,a_idx)
 
273
#define IEM_ARG_CHECK_CALLBACK(a_idx, a_User) int RT_CONCAT(iArgCheck_,a_idx); NOREF(RT_CONCAT(iArgCheck_,a_idx))
176
274
#define IEM_MC_BEGIN(a_cArgs, a_cLocals) \
177
275
    { \
178
276
        const uint8_t cArgs   = (a_cArgs); NOREF(cArgs); \
216
314
    AssertCompile((a_iArg) < cArgs); \
217
315
    a_Type const a_Name = (a_Value); \
218
316
    NOREF(a_Name)
 
317
#define IEM_MC_ARG_LOCAL_REF(a_Type, a_Name, a_Local, a_iArg) \
 
318
    RT_CONCAT(iArgCheck_, a_iArg) = 1; NOREF(RT_CONCAT(iArgCheck_,a_iArg)); \
 
319
    int RT_CONCAT3(iArgCheck_,a_iArg,a_Name); NOREF(RT_CONCAT3(iArgCheck_,a_iArg,a_Name)); \
 
320
    AssertCompile((a_iArg) < cArgs); \
 
321
    a_Type const a_Name = &(a_Local); \
 
322
    NOREF(a_Name)
219
323
#define IEM_MC_ARG_LOCAL_EFLAGS(a_pName, a_Name, a_iArg) \
220
324
    RT_CONCAT(iArgCheck_, a_iArg) = 1; NOREF(RT_CONCAT(iArgCheck_,a_iArg)); \
221
325
    int RT_CONCAT3(iArgCheck_,a_iArg,a_Name); NOREF(RT_CONCAT3(iArgCheck_,a_iArg,a_Name)); \
251
355
#define IEM_MC_FETCH_CR0_U16(a_u16Dst)                  do { (a_u16Dst) = 0; CHK_TYPE(uint16_t, a_u16Dst); } while (0)
252
356
#define IEM_MC_FETCH_CR0_U32(a_u32Dst)                  do { (a_u32Dst) = 0; CHK_TYPE(uint32_t, a_u32Dst); } while (0)
253
357
#define IEM_MC_FETCH_CR0_U64(a_u64Dst)                  do { (a_u64Dst) = 0; CHK_TYPE(uint64_t, a_u64Dst); } while (0)
 
358
#define IEM_MC_FETCH_LDTR_U16(a_u16Dst)                 do { (a_u16Dst) = 0; CHK_TYPE(uint16_t, a_u16Dst); } while (0)
 
359
#define IEM_MC_FETCH_LDTR_U32(a_u32Dst)                 do { (a_u32Dst) = 0; CHK_TYPE(uint32_t, a_u32Dst); } while (0)
 
360
#define IEM_MC_FETCH_LDTR_U64(a_u64Dst)                 do { (a_u64Dst) = 0; CHK_TYPE(uint64_t, a_u64Dst); } while (0)
 
361
#define IEM_MC_FETCH_TR_U16(a_u16Dst)                   do { (a_u16Dst) = 0; CHK_TYPE(uint16_t, a_u16Dst); } while (0)
 
362
#define IEM_MC_FETCH_TR_U32(a_u32Dst)                   do { (a_u32Dst) = 0; CHK_TYPE(uint32_t, a_u32Dst); } while (0)
 
363
#define IEM_MC_FETCH_TR_U64(a_u64Dst)                   do { (a_u64Dst) = 0; CHK_TYPE(uint64_t, a_u64Dst); } while (0)
254
364
#define IEM_MC_FETCH_EFLAGS(a_EFlags)                   do { (a_EFlags) = 0; CHK_TYPE(uint32_t, a_EFlags); } while (0)
255
365
#define IEM_MC_FETCH_EFLAGS_U8(a_EFlags)                do { (a_EFlags) = 0; CHK_TYPE(uint8_t,  a_EFlags); } while (0)
256
366
#define IEM_MC_FETCH_FSW(a_u16Fsw)                      do { (a_u16Fsw) = 0; CHK_TYPE(uint16_t, a_u16Fsw); } while (0)
 
367
#define IEM_MC_FETCH_FCW(a_u16Fcw)                      do { (a_u16Fcw) = 0; CHK_TYPE(uint16_t, a_u16Fcw); } while (0)
257
368
#define IEM_MC_STORE_GREG_U8(a_iGReg, a_u8Value)        do { CHK_TYPE(uint8_t, a_u8Value); } while (0)
258
369
#define IEM_MC_STORE_GREG_U16(a_iGReg, a_u16Value)      do { CHK_TYPE(uint16_t, a_u16Value); } while (0)
259
370
#define IEM_MC_STORE_GREG_U32(a_iGReg, a_u32Value)      do {  } while (0)
262
373
#define IEM_MC_STORE_GREG_U16_CONST(a_iGReg, a_u16C)    do { AssertCompile((uint16_t)(a_u16C) == (a_u16C)); } while (0)
263
374
#define IEM_MC_STORE_GREG_U32_CONST(a_iGReg, a_u32C)    do { AssertCompile((uint32_t)(a_u32C) == (a_u32C)); } while (0)
264
375
#define IEM_MC_STORE_GREG_U64_CONST(a_iGReg, a_u64C)    do { AssertCompile((uint64_t)(a_u64C) == (a_u64C)); } while (0)
 
376
#define IEM_MC_STORE_FPUREG_R80_SRC_REF(a_iSt, a_pr80Src) do { CHK_PTYPE(PCRTFLOAT80U, a_pr80Src); Assert((a_iSt) < 8); } while (0)
265
377
#define IEM_MC_CLEAR_HIGH_GREG_U64(a_iGReg)             do {  } while (0)
 
378
#define IEM_MC_CLEAR_HIGH_GREG_U64_BY_REF(a_pu32Dst)    do { CHK_PTYPE(uint32_t *, a_pu32Dst); } while (0)
266
379
#define IEM_MC_REF_GREG_U8(a_pu8Dst, a_iGReg)           do { (a_pu8Dst)  = (uint8_t  *)((uintptr_t)0); CHK_PTYPE(uint8_t  *, a_pu8Dst);  } while (0)
267
380
#define IEM_MC_REF_GREG_U16(a_pu16Dst, a_iGReg)         do { (a_pu16Dst) = (uint16_t *)((uintptr_t)0); CHK_PTYPE(uint16_t *, a_pu16Dst); } while (0)
268
381
#define IEM_MC_REF_GREG_U32(a_pu32Dst, a_iGReg)         do { (a_pu32Dst) = (uint32_t *)((uintptr_t)0); CHK_PTYPE(uint32_t *, a_pu32Dst); } while (0)
321
434
#define IEM_MC_SET_EFL_BIT(a_fBit)                      do { CHK_SINGLE_BIT(uint32_t, a_fBit); } while (0)
322
435
#define IEM_MC_CLEAR_EFL_BIT(a_fBit)                    do { CHK_SINGLE_BIT(uint32_t, a_fBit); } while (0)
323
436
#define IEM_MC_FLIP_EFL_BIT(a_fBit)                     do { CHK_SINGLE_BIT(uint32_t, a_fBit); } while (0)
 
437
#define IEM_MC_CLEAR_FSW_EX()                           do { } while (0)
324
438
 
325
439
#define IEM_MC_FETCH_MEM_U8(a_u8Dst, a_iSeg, a_GCPtrMem)                do { CHK_GCPTR(a_GCPtrMem); } while (0)
326
440
#define IEM_MC_FETCH_MEM16_U8(a_u8Dst, a_iSeg, a_GCPtrMem16)            do { CHK_TYPE(uint16_t, a_GCPtrMem16); } while (0)
327
441
#define IEM_MC_FETCH_MEM32_U8(a_u8Dst, a_iSeg, a_GCPtrMem32)            do { CHK_TYPE(uint32_t, a_GCPtrMem32); } while (0)
328
442
#define IEM_MC_FETCH_MEM_U16(a_u16Dst, a_iSeg, a_GCPtrMem)              do { CHK_GCPTR(a_GCPtrMem); } while (0)
 
443
#define IEM_MC_FETCH_MEM_I16(a_i16Dst, a_iSeg, a_GCPtrMem)              do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(int16_t, a_i16Dst); } while (0)
329
444
#define IEM_MC_FETCH_MEM_U32(a_u32Dst, a_iSeg, a_GCPtrMem)              do { CHK_GCPTR(a_GCPtrMem); } while (0)
 
445
#define IEM_MC_FETCH_MEM_I32(a_i32Dst, a_iSeg, a_GCPtrMem)              do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(int32_t, a_i32Dst); } while (0)
330
446
#define IEM_MC_FETCH_MEM_S32_SX_U64(a_u64Dst, a_iSeg, a_GCPtrMem)       do { CHK_GCPTR(a_GCPtrMem); } while (0)
331
447
#define IEM_MC_FETCH_MEM_U64(a_u64Dst, a_iSeg, a_GCPtrMem)              do { CHK_GCPTR(a_GCPtrMem); } while (0)
332
448
 
339
455
#define IEM_MC_FETCH_MEM_U64_DISP(a_u64Dst, a_iSeg, a_GCPtrMem, a_offDisp) \
340
456
    do { CHK_GCPTR(a_GCPtrMem); CHK_CONST(uint8_t, a_offDisp); CHK_TYPE(uint64_t, a_u64Dst); } while (0)
341
457
 
 
458
#define IEM_MC_FETCH_MEM_R32(a_r32Dst, a_iSeg, a_GCPtrMem)              do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(RTFLOAT32U, a_r32Dst);} while (0)
 
459
#define IEM_MC_FETCH_MEM_R64(a_r64Dst, a_iSeg, a_GCPtrMem)              do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(RTFLOAT64U, a_r64Dst);} while (0)
 
460
#define IEM_MC_FETCH_MEM_R80(a_r80Dst, a_iSeg, a_GCPtrMem)              do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(RTFLOAT80U, a_r80Dst);} while (0)
 
461
 
342
462
#define IEM_MC_FETCH_MEM_U8_ZX_U16(a_u16Dst, a_iSeg, a_GCPtrMem)        do { CHK_GCPTR(a_GCPtrMem); } while (0)
343
463
#define IEM_MC_FETCH_MEM_U8_ZX_U32(a_u32Dst, a_iSeg, a_GCPtrMem)        do { CHK_GCPTR(a_GCPtrMem); } while (0)
344
464
#define IEM_MC_FETCH_MEM_U8_ZX_U64(a_u64Dst, a_iSeg, a_GCPtrMem)        do { CHK_GCPTR(a_GCPtrMem); } while (0)
352
472
#define IEM_MC_FETCH_MEM_U16_SX_U64(a_u64Dst, a_iSeg, a_GCPtrMem)       do { CHK_GCPTR(a_GCPtrMem); } while (0)
353
473
#define IEM_MC_FETCH_MEM_U32_SX_U64(a_u64Dst, a_iSeg, a_GCPtrMem)       do { CHK_GCPTR(a_GCPtrMem); } while (0)
354
474
#define IEM_MC_STORE_MEM_U8(a_iSeg, a_GCPtrMem, a_u8Value)              do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(uint8_t,  a_u8Value);  CHK_SEG_IDX(a_iSeg); } while (0)
355
 
#define IEM_MC_STORE_MEM_U16(a_iSeg, a_GCPtrMem, a_u16Value)            do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(uint16_t, a_u16Value); } while (0)
356
 
#define IEM_MC_STORE_MEM_U32(a_iSeg, a_GCPtrMem, a_u32Value)            do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(uint32_t, a_u32Value); } while (0)
357
 
#define IEM_MC_STORE_MEM_U64(a_iSeg, a_GCPtrMem, a_u64Value)            do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(uint64_t, a_u64Value); } while (0)
358
 
#define IEM_MC_STORE_MEM_U8_CONST(a_iSeg, a_GCPtrMem, a_u8C)            do { CHK_GCPTR(a_GCPtrMem); CHK_CONST(uint8_t, a_u8C);      } while (0)
 
475
#define IEM_MC_STORE_MEM_U16(a_iSeg, a_GCPtrMem, a_u16Value)            do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(uint16_t, a_u16Value);      } while (0)
 
476
#define IEM_MC_STORE_MEM_U32(a_iSeg, a_GCPtrMem, a_u32Value)            do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(uint32_t, a_u32Value);      } while (0)
 
477
#define IEM_MC_STORE_MEM_U64(a_iSeg, a_GCPtrMem, a_u64Value)            do { CHK_GCPTR(a_GCPtrMem); CHK_TYPE(uint64_t, a_u64Value);      } while (0)
 
478
#define IEM_MC_STORE_MEM_U8_CONST(a_iSeg, a_GCPtrMem, a_u8C)            do { CHK_GCPTR(a_GCPtrMem); CHK_CONST(uint8_t,  a_u8C);          } while (0)
 
479
#define IEM_MC_STORE_MEM_U16_CONST(a_iSeg, a_GCPtrMem, a_u16C)          do { CHK_GCPTR(a_GCPtrMem); CHK_CONST(uint16_t, a_u16C);         } while (0)
 
480
#define IEM_MC_STORE_MEM_U32_CONST(a_iSeg, a_GCPtrMem, a_u32C)          do { CHK_GCPTR(a_GCPtrMem); CHK_CONST(uint32_t, a_u32C);         } while (0)
 
481
#define IEM_MC_STORE_MEM_U64_CONST(a_iSeg, a_GCPtrMem, a_u64C)          do { CHK_GCPTR(a_GCPtrMem); CHK_CONST(uint64_t, a_u64C);         } while (0)
 
482
#define IEM_MC_STORE_MEM_I8_CONST_BY_REF( a_pi8Dst,  a_i8C)             do { CHK_TYPE(int8_t *,  a_pi8Dst);  CHK_CONST(int8_t,  a_i8C);  } while (0)
 
483
#define IEM_MC_STORE_MEM_I16_CONST_BY_REF(a_pi16Dst, a_i16C)            do { CHK_TYPE(int16_t *, a_pi16Dst); CHK_CONST(int16_t, a_i16C); } while (0)
 
484
#define IEM_MC_STORE_MEM_I32_CONST_BY_REF(a_pi32Dst, a_i32C)            do { CHK_TYPE(int32_t *, a_pi32Dst); CHK_CONST(int32_t, a_i32C); } while (0)
 
485
#define IEM_MC_STORE_MEM_I64_CONST_BY_REF(a_pi64Dst, a_i64C)            do { CHK_TYPE(int64_t *, a_pi64Dst); CHK_CONST(int64_t, a_i64C); } while (0)
 
486
#define IEM_MC_STORE_MEM_NEG_QNAN_R32_BY_REF(a_pr32Dst)                 do { CHK_TYPE(PRTFLOAT32U, a_pr32Dst); } while (0)
 
487
#define IEM_MC_STORE_MEM_NEG_QNAN_R64_BY_REF(a_pr64Dst)                 do { CHK_TYPE(PRTFLOAT64U, a_pr64Dst); } while (0)
 
488
#define IEM_MC_STORE_MEM_NEG_QNAN_R80_BY_REF(a_pr80Dst)                 do { CHK_TYPE(PRTFLOAT80U, a_pr80Dst); } while (0)
359
489
 
360
490
#define IEM_MC_PUSH_U16(a_u16Value)                                     do {} while (0)
361
491
#define IEM_MC_PUSH_U32(a_u32Value)                                     do {} while (0)
363
493
#define IEM_MC_POP_U16(a_pu16Value)                                     do {} while (0)
364
494
#define IEM_MC_POP_U32(a_pu32Value)                                     do {} while (0)
365
495
#define IEM_MC_POP_U64(a_pu64Value)                                     do {} while (0)
366
 
#define IEM_MC_MEM_MAP(a_pMem, a_fAccess, a_iSeg, a_GCPtrMem, a_iArg)   do {} while (0)
 
496
#define IEM_MC_MEM_MAP(a_pMem, a_fAccess, a_iSeg, a_GCPtrMem, a_iArg)   do { NOREF(a_fAccess); } while (0)
367
497
#define IEM_MC_MEM_MAP_EX(a_pvMem, a_fAccess, a_cbMem, a_iSeg, a_GCPtrMem, a_iArg)  do {} while (0)
368
 
#define IEM_MC_MEM_COMMIT_AND_UNMAP(a_pvMem, a_fAccess)                 do {} while (0)
 
498
#define IEM_MC_MEM_COMMIT_AND_UNMAP(a_pvMem, a_fAccess)                             do {} while (0)
 
499
#define IEM_MC_MEM_COMMIT_AND_UNMAP_FOR_FPU_STORE(a_pvMem, a_fAccess, a_u16FSW)     do {} while (0)
369
500
#define IEM_MC_CALC_RM_EFF_ADDR(a_GCPtrEff, bRm)                        do { (a_GCPtrEff) = 0; CHK_GCPTR(a_GCPtrEff); } while (0)
 
501
#define IEM_MC_CALL_VOID_AIMPL_1(a_pfn, a0)                             do {} while (0)
370
502
#define IEM_MC_CALL_VOID_AIMPL_2(a_pfn, a0, a1)                         do {} while (0)
371
503
#define IEM_MC_CALL_VOID_AIMPL_3(a_pfn, a0, a1, a2)                     do {} while (0)
372
504
#define IEM_MC_CALL_VOID_AIMPL_4(a_pfn, a0, a1, a2, a3)                 do {} while (0)
381
513
#define IEM_MC_DEFER_TO_CIMPL_2(a_pfnCImpl, a0, a1)                     (VINF_SUCCESS)
382
514
#define IEM_MC_DEFER_TO_CIMPL_3(a_pfnCImpl, a0, a1, a2)                 (VINF_SUCCESS)
383
515
 
 
516
#define IEM_MC_CALL_FPU_AIMPL_1(a_pfnAImpl, a0)                         do { } while (0)
 
517
#define IEM_MC_CALL_FPU_AIMPL_2(a_pfnAImpl, a0, a1)                     do { } while (0)
 
518
#define IEM_MC_CALL_FPU_AIMPL_3(a_pfnAImpl, a0, a1, a3)                 do { } while (0)
 
519
#define IEM_MC_SET_FPU_RESULT(a_FpuData, a_FSW, a_pr80Value)            do { } while (0)
 
520
#define IEM_MC_PUSH_FPU_RESULT(a_FpuData)                               do { } while (0)
 
521
#define IEM_MC_PUSH_FPU_RESULT_MEM_OP(a_FpuData, a_iEffSeg, a_GCPtrEff) do { } while (0)
 
522
#define IEM_MC_PUSH_FPU_RESULT_TWO(a_FpuDataTwo)                        do { } while (0)
 
523
#define IEM_MC_STORE_FPU_RESULT(a_FpuData, a_iStReg)                    do { } while (0)
 
524
#define IEM_MC_STORE_FPU_RESULT_THEN_POP(a_FpuData, a_iStReg)           do { } while (0)
 
525
#define IEM_MC_STORE_FPU_RESULT_MEM_OP(a_FpuData, a_iStReg, a_iEffSeg, a_GCPtrEff)              do { } while (0)
 
526
#define IEM_MC_STORE_FPU_RESULT_MEM_OP_THEN_POP(a_FpuData, a_iStReg, a_iEffSeg, a_GCPtrEff)     do { } while (0)
 
527
#define IEM_MC_FPU_STACK_UNDERFLOW(a_iStReg)                                                    do { } while (0)
 
528
#define IEM_MC_FPU_STACK_UNDERFLOW_MEM_OP(a_iStReg, a_iEffSeg, a_GCPtrEff)                      do { } while (0)
 
529
#define IEM_MC_FPU_STACK_UNDERFLOW_THEN_POP(a_iStReg)                                           do { } while (0)
 
530
#define IEM_MC_FPU_STACK_UNDERFLOW_MEM_OP_THEN_POP(a_iStReg, a_iEffSeg, a_GCPtrEff)             do { } while (0)
 
531
#define IEM_MC_FPU_STACK_UNDERFLOW_THEN_POP_POP()                                               do { } while (0)
 
532
#define IEM_MC_FPU_STACK_PUSH_UNDERFLOW()                                                       do { } while (0)
 
533
#define IEM_MC_FPU_STACK_PUSH_UNDERFLOW_TWO()                                                   do { } while (0)
 
534
#define IEM_MC_FPU_STACK_PUSH_OVERFLOW()                                                        do { } while (0)
 
535
#define IEM_MC_FPU_STACK_PUSH_OVERFLOW_MEM_OP(a_iEffSeg, a_GCPtrEff)                            do { } while (0)
 
536
#define IEM_MC_UPDATE_FPU_OPCODE_IP()                                                           do { } while (0)
 
537
#define IEM_MC_FPU_STACK_DEC_TOP()                                                              do { } while (0)
 
538
#define IEM_MC_FPU_STACK_INC_TOP()                                                              do { } while (0)
 
539
#define IEM_MC_FPU_STACK_FREE(a_iStReg)                                                         do { } while (0)
 
540
#define IEM_MC_UPDATE_FSW(a_u16FSW)                                                             do { } while (0)
 
541
#define IEM_MC_UPDATE_FSW_CONST(a_u16FSW)                                                       do { } while (0)
 
542
#define IEM_MC_UPDATE_FSW_WITH_MEM_OP(a_u16FSW, a_iEffSeg, a_GCPtrEff)                          do { } while (0)
 
543
#define IEM_MC_UPDATE_FSW_THEN_POP(a_u16FSW)                                                    do { } while (0)
 
544
#define IEM_MC_UPDATE_FSW_WITH_MEM_OP_THEN_POP(a_u16FSW, a_iEffSeg, a_GCPtrEff)                 do { } while (0)
 
545
#define IEM_MC_UPDATE_FSW_THEN_POP_POP(a_u16FSW)                                                do { } while (0)
 
546
#define IEM_MC_USED_FPU()                                                                       do { } while (0)
 
547
 
384
548
#define IEM_MC_IF_EFL_BIT_SET(a_fBit)                                   if (g_fRandom) {
385
549
#define IEM_MC_IF_EFL_BIT_NOT_SET(a_fBit)                               if (g_fRandom) {
386
550
#define IEM_MC_IF_EFL_ANY_BITS_SET(a_fBits)                             if (g_fRandom) {
400
564
#define IEM_MC_IF_RCX_IS_NZ_AND_EFL_BIT_NOT_SET(a_fBit)                 if (g_fRandom) {
401
565
#define IEM_MC_IF_LOCAL_IS_Z(a_Local)                                   if ((a_Local) == 0) {
402
566
#define IEM_MC_IF_GREG_BIT_SET(a_iGReg, a_iBitNo)                       if (g_fRandom) {
 
567
#define IEM_MC_IF_FPUREG_NOT_EMPTY(a_iSt)                               if (g_fRandom) {
 
568
#define IEM_MC_IF_FPUREG_IS_EMPTY(a_iSt)                                if (g_fRandom) {
 
569
#define IEM_MC_IF_FPUREG_NOT_EMPTY_REF_R80(a_pr80Dst, a_iSt) \
 
570
    a_pr80Dst = NULL; \
 
571
    if (g_fRandom) {
 
572
#define IEM_MC_IF_TWO_FPUREGS_NOT_EMPTY_REF_R80(p0, i0, p1, i1) \
 
573
    p0 = NULL; \
 
574
    p1 = NULL; \
 
575
    if (g_fRandom) {
 
576
#define IEM_MC_IF_TWO_FPUREGS_NOT_EMPTY_REF_R80_FIRST(p0, i0, i1) \
 
577
    p0 = NULL; \
 
578
    if (g_fRandom) {
 
579
#define IEM_MC_IF_FCW_IM()                                              if (g_fRandom) {
403
580
#define IEM_MC_ELSE()                                                   } else {
404
581
#define IEM_MC_ENDIF()                                                  } do {} while (0)
405
582