← Back to branch summary

~ubuntu-branches/ubuntu/vivid/linux-fsl-imx51/vivid

« back to all changes in this revision

Viewing changes to arch/arm/mach-mx37/system.c

  • Committer: Bazaar Package Importer
  • Author(s): Andy Whitcroft, Amit Kucheria, Andy Whitcroft, Bryan Wu, Upstream Kernel Changes
  • Date: 2010-01-11 16:26:27 UTC
  • Revision ID: james.westby@ubuntu.com-20100111162627-1q2fl9tcuwcywt1e
Tags: 2.6.31-602.4
[ Amit Kucheria ]

* Update to official 2.6.31 BSP release from Freescale

[ Andy Whitcroft ]

* drop a number of modules no longer built

[ Bryan Wu ]

* [Config] Update configs after applying .31 patchset from Freescale
* [Config] Sync with imx51_defconfig from Freescale BSP

[ Upstream Kernel Changes ]

* Update to official 2.6.31 BSP release from Freescale.

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/arm/mach-mx37/system.c
 
1
/*
 
2
 * Copyright 2007-2009 Freescale Semiconductor, Inc. All Rights Reserved.
 
3
 */
 
4
 
 
5
/*
 
6
 * The code contained herein is licensed under the GNU General Public
 
7
 * License. You may obtain a copy of the GNU General Public License
 
8
 * Version 2 or later at the following locations:
 
9
 *
 
10
 * http://www.opensource.org/licenses/gpl-license.html
 
11
 * http://www.gnu.org/copyleft/gpl.html
 
12
 */
 
13
#define DEBUG
 
14
#include <linux/kernel.h>
 
15
#include <linux/clk.h>
 
16
#include <linux/platform_device.h>
 
17
#include <linux/io.h>
 
18
#include <mach/hardware.h>
 
19
#include <asm/proc-fns.h>
 
20
#include <asm/system.h>
 
21
#include <asm/cacheflush.h>
 
22
#include <mach/clock.h>
 
23
#include "crm_regs.h"
 
24
 
 
25
/*!
 
26
 * @defgroup MSL_MX37 i.MX37 Machine Specific Layer (MSL)
 
27
 */
 
28
 
 
29
/*!
 
30
 * @file mach-mx37/system.c
 
31
 * @brief This file contains idle and reset functions.
 
32
 *
 
33
 * @ingroup MSL_MX37
 
34
 */
 
35
 
 
36
extern int mxc_jtag_enabled;
 
37
extern int low_bus_freq_mode;
 
38
 
 
39
static struct clk *gpc_dvfs_clk;
 
40
 
 
41
/* set cpu low power mode before WFI instruction */
 
42
void mxc_cpu_lp_set(enum mxc_cpu_pwr_mode mode)
 
43
{
 
44
        u32 plat_lpc, gpc_pgr, arm_srpgcr, empgcr0, empgcr1, ccm_clpcr;
 
45
        /* always allow platform to issue a deep sleep mode request */
 
46
        plat_lpc = __raw_readl(MXC_ARM1176_PLAT_LPC) &
 
47
            ~(MXC_ARM1176_PLAT_LPC_DSM);
 
48
 
 
49
        ccm_clpcr = __raw_readl(MXC_CCM_CLPCR) & ~(MXC_CCM_CLPCR_LPM_MASK);
 
50
        gpc_pgr = __raw_readl(MXC_GPC_PGR) & ~(MXC_GPC_PGR_ARMPG_MASK);
 
51
        arm_srpgcr = __raw_readl(MXC_SRPGC_ARM_SRPGCR) & ~(MXC_SRPGCR_PCR);
 
52
        empgcr0 = __raw_readl(MXC_EMPGC0_ARM_EMPGCR) & ~(MXC_EMPGCR_PCR);
 
53
        empgcr1 = __raw_readl(MXC_EMPGC1_ARM_EMPGCR) & ~(MXC_EMPGCR_PCR);
 
54
 
 
55
        switch (mode) {
 
56
        case WAIT_CLOCKED:
 
57
                break;
 
58
        case WAIT_UNCLOCKED:
 
59
                ccm_clpcr |= (0x1 << MXC_CCM_CLPCR_LPM_OFFSET);
 
60
                break;
 
61
        case WAIT_UNCLOCKED_POWER_OFF:
 
62
        case STOP_POWER_OFF:
 
63
                plat_lpc |= MXC_ARM1176_PLAT_LPC_DSM;
 
64
                if (mode == WAIT_UNCLOCKED_POWER_OFF)
 
65
                        ccm_clpcr |= (0x1 << MXC_CCM_CLPCR_LPM_OFFSET);
 
66
                else {
 
67
                        ccm_clpcr |= (0x2 << MXC_CCM_CLPCR_LPM_OFFSET);
 
68
                        ccm_clpcr |= (0x3 << MXC_CCM_CLPCR_STBY_COUNT_OFFSET);
 
69
                        ccm_clpcr |= MXC_CCM_CLPCR_VSTBY;
 
70
                        ccm_clpcr |= MXC_CCM_CLPCR_SBYOS;
 
71
                }
 
72
 
 
73
                gpc_pgr |= (0x1 << MXC_GPC_PGR_ARMPG_OFFSET);
 
74
                arm_srpgcr |= MXC_SRPGCR_PCR;
 
75
                empgcr0 |= MXC_EMPGCR_PCR;
 
76
                empgcr1 |= MXC_EMPGCR_PCR;
 
77
 
 
78
                if (tzic_enable_wake(1) != 0)
 
79
                        return;
 
80
                break;
 
81
        case STOP_POWER_ON:
 
82
                ccm_clpcr |= (0x2 << MXC_CCM_CLPCR_LPM_OFFSET);
 
83
                break;
 
84
        default:
 
85
                printk(KERN_WARNING "UNKNOWN cpu power mode: %d\n", mode);
 
86
                return;
 
87
        }
 
88
 
 
89
        __raw_writel(plat_lpc, MXC_ARM1176_PLAT_LPC);
 
90
        __raw_writel(ccm_clpcr, MXC_CCM_CLPCR);
 
91
        __raw_writel(gpc_pgr, MXC_GPC_PGR);
 
92
        __raw_writel(arm_srpgcr, MXC_SRPGC_ARM_SRPGCR);
 
93
        if ((mxc_cpu_is_rev(CHIP_REV_1_0)) != 1)
 
94
                __raw_writel(empgcr0, MXC_EMPGC0_ARM_EMPGCR);
 
95
 
 
96
        flush_cache_all();
 
97
 
 
98
        if (gpc_dvfs_clk == NULL)
 
99
                gpc_dvfs_clk = clk_get(NULL, "gpc_dvfs_clk");
 
100
 
 
101
        /* gpc clock is needed for SRPG */
 
102
        clk_enable(gpc_dvfs_clk);
 
103
}
 
104
 
 
105
void mxc_pg_enable(struct platform_device *pdev)
 
106
{
 
107
        if (pdev == NULL)
 
108
                return;
 
109
 
 
110
        if (strcmp(pdev->name, "mxc_ipu") == 0) {
 
111
                __raw_writel(MXC_PGCR_PCR, MXC_PGC_IPU_PGCR);
 
112
                __raw_writel(MXC_PGSR_PSR, MXC_PGC_IPU_PGSR);
 
113
        } else if (strcmp(pdev->name, "mxc_vpu") == 0) {
 
114
                __raw_writel(MXC_PGCR_PCR, MXC_PGC_VPU_PGCR);
 
115
                __raw_writel(MXC_PGSR_PSR, MXC_PGC_VPU_PGSR);
 
116
        }
 
117
}
 
118
 
 
119
EXPORT_SYMBOL(mxc_pg_enable);
 
120
 
 
121
void mxc_pg_disable(struct platform_device *pdev)
 
122
{
 
123
        if (pdev == NULL)
 
124
                return;
 
125
 
 
126
        if (strcmp(pdev->name, "mxc_ipu") == 0) {
 
127
                __raw_writel(0x0, MXC_PGC_IPU_PGCR);
 
128
                if (__raw_readl(MXC_PGC_IPU_PGSR) & MXC_PGSR_PSR)
 
129
                        dev_dbg(&pdev->dev, "power gating successful\n");
 
130
                __raw_writel(MXC_PGSR_PSR, MXC_PGC_IPU_PGSR);
 
131
        } else if (strcmp(pdev->name, "mxc_vpu") == 0) {
 
132
                __raw_writel(0x0, MXC_PGC_VPU_PGCR);
 
133
                if (__raw_readl(MXC_PGC_VPU_PGSR) & MXC_PGSR_PSR)
 
134
                        dev_dbg(&pdev->dev, "power gating successful\n");
 
135
                __raw_writel(MXC_PGSR_PSR, MXC_PGC_VPU_PGSR);
 
136
        }
 
137
}
 
138
 
 
139
EXPORT_SYMBOL(mxc_pg_disable);
 
140
 
 
141
/* To change the idle power mode, need to set arch_idle_mode to a different
 
142
 * power mode as in enum mxc_cpu_pwr_mode.
 
143
 * May allow dynamically changing the idle mode.
 
144
 */
 
145
static int arch_idle_mode = WAIT_UNCLOCKED_POWER_OFF;
 
146
 
 
147
/*!
 
148
 * This function puts the CPU into idle mode. It is called by default_idle()
 
149
 * in process.c file.
 
150
 */
 
151
void arch_idle(void)
 
152
{
 
153
        if (likely(!mxc_jtag_enabled)) {
 
154
                mxc_cpu_lp_set(arch_idle_mode);
 
155
                cpu_do_idle();
 
156
                /* gpc clock is needed for SRPG */
 
157
                clk_disable(gpc_dvfs_clk);
 
158
        }
 
159
}
 
160
 
 
161
/*
 
162
 * This function resets the system. It is called by machine_restart().
 
163
 *
 
164
 * @param  mode         indicates different kinds of resets
 
165
 */
 
166
void arch_reset(char mode)
 
167
{
 
168
        /* Assert SRS signal */
 
169
        mxc_wd_reset();
 
170
}