~ubuntu-branches/ubuntu/precise/linux-linaro-u8500/precise

« back to all changes in this revision

Viewing changes to arch/arm/mach-tegra/include/mach/iomap.h

  • Committer: Bazaar Package Importer
  • Author(s): John Rigby, Upstream Fixes, Andy Green, John Rigby
  • Date: 2011-04-14 12:16:06 UTC
  • Revision ID: james.westby@ubuntu.com-20110414121606-b77podkyqgr2oix7
Tags: 2.6.38-1002.3
[ Upstream Fixes ]

* MUSB: shutdown: Make sure block is awake before doing shutdown
  - LP: #745737
* Fixed gpio polarity of gpio USB-phy reset.
  - LP: #747639

[ Andy Green ]

* LINARO: SAUCE: disable CONFIG_OMAP_RESET_CLOCKS
  - LP: #752900

[ John Rigby ]

* Rebase to new upstreams:
  Linux v2.6.38.1
  linaro-linux-2.6.38-upstream-29Mar2011
  Ubuntu-2.6.38-7.35
* SAUCE: OMAP4: clock: wait for module to become accessible on
  a clk enable
  - LP: #745737
* Rebase to new upstreams:
  Linux v2.6.38.2
  linaro-linux-2.6.38-upstream-5Apr2011
  Ubuntu-2.6.38-8.41
  - LP: #732842
* Update configs for device tree, dvfs and lttng
* LINARO: add building of dtb's
* LINARO: SAUCE: Disable lowest operating freqs on omap34xx
  - LP: #732912

Show diffs side-by-side

added added

removed removed

Lines of Context:
26
26
#define TEGRA_IRAM_BASE                 0x40000000
27
27
#define TEGRA_IRAM_SIZE                 SZ_256K
28
28
 
 
29
#define TEGRA_HOST1X_BASE               0x50000000
 
30
#define TEGRA_HOST1X_SIZE               0x24000
 
31
 
29
32
#define TEGRA_ARM_PERIF_BASE            0x50040000
30
33
#define TEGRA_ARM_PERIF_SIZE            SZ_8K
31
34
 
35
38
#define TEGRA_ARM_INT_DIST_BASE         0x50041000
36
39
#define TEGRA_ARM_INT_DIST_SIZE         SZ_4K
37
40
 
 
41
#define TEGRA_MPE_BASE                  0x54040000
 
42
#define TEGRA_MPE_SIZE                  SZ_256K
 
43
 
 
44
#define TEGRA_VI_BASE                   0x54080000
 
45
#define TEGRA_VI_SIZE                   SZ_256K
 
46
 
 
47
#define TEGRA_ISP_BASE                  0x54100000
 
48
#define TEGRA_ISP_SIZE                  SZ_256K
 
49
 
38
50
#define TEGRA_DISPLAY_BASE              0x54200000
39
51
#define TEGRA_DISPLAY_SIZE              SZ_256K
40
52
 
41
53
#define TEGRA_DISPLAY2_BASE             0x54240000
42
54
#define TEGRA_DISPLAY2_SIZE             SZ_256K
43
55
 
 
56
#define TEGRA_HDMI_BASE                 0x54280000
 
57
#define TEGRA_HDMI_SIZE                 SZ_256K
 
58
 
 
59
#define TEGRA_GART_BASE                 0x58000000
 
60
#define TEGRA_GART_SIZE                 SZ_32M
 
61
 
 
62
#define TEGRA_RES_SEMA_BASE             0x60001000
 
63
#define TEGRA_RES_SEMA_SIZE             SZ_4K
 
64
 
44
65
#define TEGRA_PRIMARY_ICTLR_BASE        0x60004000
45
66
#define TEGRA_PRIMARY_ICTLR_SIZE        SZ_64
46
67
 
140
161
#define TEGRA_PWFM_BASE                 0x7000A000
141
162
#define TEGRA_PWFM_SIZE                 SZ_256
142
163
 
 
164
#define TEGRA_PWFM0_BASE                0x7000A000
 
165
#define TEGRA_PWFM0_SIZE                4
 
166
 
 
167
#define TEGRA_PWFM1_BASE                0x7000A010
 
168
#define TEGRA_PWFM1_SIZE                4
 
169
 
 
170
#define TEGRA_PWFM2_BASE                0x7000A020
 
171
#define TEGRA_PWFM2_SIZE                4
 
172
 
 
173
#define TEGRA_PWFM3_BASE                0x7000A030
 
174
#define TEGRA_PWFM3_SIZE                4
 
175
 
143
176
#define TEGRA_MIPI_BASE                 0x7000B000
144
177
#define TEGRA_MIPI_SIZE                 SZ_256
145
178
 
221
254
#define TEGRA_SDMMC4_BASE               0xC8000600
222
255
#define TEGRA_SDMMC4_SIZE               SZ_512
223
256
 
 
257
#if defined(CONFIG_TEGRA_DEBUG_UART_NONE)
 
258
# define TEGRA_DEBUG_UART_BASE 0
 
259
#elif defined(CONFIG_TEGRA_DEBUG_UARTA)
 
260
# define TEGRA_DEBUG_UART_BASE TEGRA_UARTA_BASE
 
261
#elif defined(CONFIG_TEGRA_DEBUG_UARTB)
 
262
# define TEGRA_DEBUG_UART_BASE TEGRA_UARTB_BASE
 
263
#elif defined(CONFIG_TEGRA_DEBUG_UARTC)
 
264
# define TEGRA_DEBUG_UART_BASE TEGRA_UARTC_BASE
 
265
#elif defined(CONFIG_TEGRA_DEBUG_UARTD)
 
266
# define TEGRA_DEBUG_UART_BASE TEGRA_UARTD_BASE
 
267
#elif defined(CONFIG_TEGRA_DEBUG_UARTE)
 
268
# define TEGRA_DEBUG_UART_BASE TEGRA_UARTE_BASE
 
269
#endif
 
270
 
224
271
#endif