← Back to branch summary

~ubuntu-branches/ubuntu/maverick/clamav/maverick-backports

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/lib/Target/X86/X86InstrMMX.td

  • Committer: Bazaar Package Importer
  • Author(s): Stephen Gran, Stephen Gran, Michael Tautschnig
  • Date: 2010-04-26 21:41:18 UTC
  • mfrom: (2.1.6 squeeze)
  • Revision ID: james.westby@ubuntu.com-20100426214118-i6lo606wnh7ywfj6
Tags: 0.96+dfsg-4
http://bugs.debian.org/579271
http://bugs.debian.org/579068
[ Stephen Gran ]
* Fixed typo in clamav-milter's postinst

[ Michael Tautschnig ]
* Fixed typo in clamav-freshclam's postinst (closes: #579271)
* Debconf translation updates
  - Portuguese (closes: #579068)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/llvm/lib/Target/X86/X86InstrMMX.td
 
1
//====- X86InstrMMX.td - Describe the X86 Instruction Set --*- tablegen -*-===//
 
2
//
 
3
//                     The LLVM Compiler Infrastructure
 
4
//
 
5
// This file is distributed under the University of Illinois Open Source
 
6
// License. See LICENSE.TXT for details.
 
7
//
 
8
//===----------------------------------------------------------------------===//
 
9
//
 
10
// This file describes the X86 MMX instruction set, defining the instructions,
 
11
// and properties of the instructions which are needed for code generation,
 
12
// machine code emission, and analysis.
 
13
//
 
14
//===----------------------------------------------------------------------===//
 
15
 
 
16
//===----------------------------------------------------------------------===//
 
17
// MMX Multiclasses
 
18
//===----------------------------------------------------------------------===//
 
19
 
 
20
let Constraints = "$src1 = $dst" in {
 
21
  // MMXI_binop_rm - Simple MMX binary operator.
 
22
  multiclass MMXI_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
 
23
                           ValueType OpVT, bit Commutable = 0> {
 
24
    def rr : MMXI<opc, MRMSrcReg, (outs VR64:$dst),
 
25
                  (ins VR64:$src1, VR64:$src2),
 
26
                  !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
27
                  [(set VR64:$dst, (OpVT (OpNode VR64:$src1, VR64:$src2)))]> {
 
28
      let isCommutable = Commutable;
 
29
    }
 
30
    def rm : MMXI<opc, MRMSrcMem, (outs VR64:$dst),
 
31
                  (ins VR64:$src1, i64mem:$src2),
 
32
                  !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
33
                  [(set VR64:$dst, (OpVT (OpNode VR64:$src1,
 
34
                                         (bitconvert
 
35
                                          (load_mmx addr:$src2)))))]>;
 
36
  }
 
37
 
 
38
  multiclass MMXI_binop_rm_int<bits<8> opc, string OpcodeStr, Intrinsic IntId,
 
39
                               bit Commutable = 0> {
 
40
    def rr : MMXI<opc, MRMSrcReg, (outs VR64:$dst),
 
41
                 (ins VR64:$src1, VR64:$src2),
 
42
                 !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
43
                 [(set VR64:$dst, (IntId VR64:$src1, VR64:$src2))]> {
 
44
      let isCommutable = Commutable;
 
45
    }
 
46
    def rm : MMXI<opc, MRMSrcMem, (outs VR64:$dst),
 
47
                 (ins VR64:$src1, i64mem:$src2),
 
48
                 !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
49
                 [(set VR64:$dst, (IntId VR64:$src1,
 
50
                                   (bitconvert (load_mmx addr:$src2))))]>;
 
51
  }
 
52
 
 
53
  // MMXI_binop_rm_v1i64 - Simple MMX binary operator whose type is v1i64.
 
54
  //
 
55
  // FIXME: we could eliminate this and use MMXI_binop_rm instead if tblgen knew
 
56
  // to collapse (bitconvert VT to VT) into its operand.
 
57
  //
 
58
  multiclass MMXI_binop_rm_v1i64<bits<8> opc, string OpcodeStr, SDNode OpNode,
 
59
                                 bit Commutable = 0> {
 
60
    def rr : MMXI<opc, MRMSrcReg, (outs VR64:$dst),
 
61
                                  (ins VR64:$src1, VR64:$src2),
 
62
                  !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
63
                  [(set VR64:$dst, (v1i64 (OpNode VR64:$src1, VR64:$src2)))]> {
 
64
      let isCommutable = Commutable;
 
65
    }
 
66
    def rm : MMXI<opc, MRMSrcMem, (outs VR64:$dst),
 
67
                                  (ins VR64:$src1, i64mem:$src2),
 
68
                  !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
69
                  [(set VR64:$dst,
 
70
                    (OpNode VR64:$src1,(load_mmx addr:$src2)))]>;
 
71
  }
 
72
 
 
73
  multiclass MMXI_binop_rmi_int<bits<8> opc, bits<8> opc2, Format ImmForm,
 
74
                                string OpcodeStr, Intrinsic IntId,
 
75
                                Intrinsic IntId2> {
 
76
    def rr : MMXI<opc, MRMSrcReg, (outs VR64:$dst),
 
77
                                  (ins VR64:$src1, VR64:$src2),
 
78
                  !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
79
                  [(set VR64:$dst, (IntId VR64:$src1, VR64:$src2))]>;
 
80
    def rm : MMXI<opc, MRMSrcMem, (outs VR64:$dst),
 
81
                                  (ins VR64:$src1, i64mem:$src2),
 
82
                  !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
83
                  [(set VR64:$dst, (IntId VR64:$src1,
 
84
                                    (bitconvert (load_mmx addr:$src2))))]>;
 
85
    def ri : MMXIi8<opc2, ImmForm, (outs VR64:$dst),
 
86
                                   (ins VR64:$src1, i32i8imm:$src2),
 
87
                    !strconcat(OpcodeStr, "\t{$src2, $dst|$dst, $src2}"),
 
88
           [(set VR64:$dst, (IntId2 VR64:$src1, (i32 imm:$src2)))]>;
 
89
  }
 
90
}
 
91
 
 
92
//===----------------------------------------------------------------------===//
 
93
// MMX EMMS & FEMMS Instructions
 
94
//===----------------------------------------------------------------------===//
 
95
 
 
96
def MMX_EMMS  : MMXI<0x77, RawFrm, (outs), (ins), "emms",
 
97
                     [(int_x86_mmx_emms)]>;
 
98
def MMX_FEMMS : MMXI<0x0E, RawFrm, (outs), (ins), "femms",
 
99
                     [(int_x86_mmx_femms)]>;
 
100
 
 
101
//===----------------------------------------------------------------------===//
 
102
// MMX Scalar Instructions
 
103
//===----------------------------------------------------------------------===//
 
104
 
 
105
// Data Transfer Instructions
 
106
def MMX_MOVD64rr : MMXI<0x6E, MRMSrcReg, (outs VR64:$dst), (ins GR32:$src),
 
107
                        "movd\t{$src, $dst|$dst, $src}",
 
108
                        [(set VR64:$dst, 
 
109
                         (v2i32 (scalar_to_vector GR32:$src)))]>;
 
110
let canFoldAsLoad = 1, isReMaterializable = 1 in
 
111
def MMX_MOVD64rm : MMXI<0x6E, MRMSrcMem, (outs VR64:$dst), (ins i32mem:$src),
 
112
                        "movd\t{$src, $dst|$dst, $src}",
 
113
              [(set VR64:$dst,
 
114
               (v2i32 (scalar_to_vector (loadi32 addr:$src))))]>;
 
115
let mayStore = 1 in
 
116
def MMX_MOVD64mr : MMXI<0x7E, MRMDestMem, (outs), (ins i32mem:$dst, VR64:$src),
 
117
                        "movd\t{$src, $dst|$dst, $src}", []>;
 
118
def MMX_MOVD64grr : MMXI<0x7E, MRMDestReg, (outs), (ins GR32:$dst, VR64:$src),
 
119
                        "movd\t{$src, $dst|$dst, $src}", []>;
 
120
def MMX_MOVQ64gmr : MMXRI<0x7E, MRMDestMem, (outs), 
 
121
                         (ins i64mem:$dst, VR64:$src),
 
122
                         "movq\t{$src, $dst|$dst, $src}", []>;
 
123
 
 
124
let neverHasSideEffects = 1 in
 
125
def MMX_MOVD64to64rr : MMXRI<0x6E, MRMSrcReg, (outs VR64:$dst), (ins GR64:$src),
 
126
                             "movd\t{$src, $dst|$dst, $src}",
 
127
                             []>;
 
128
 
 
129
let neverHasSideEffects = 1 in
 
130
// These are 64 bit moves, but since the OS X assembler doesn't
 
131
// recognize a register-register movq, we write them as
 
132
// movd.
 
133
def MMX_MOVD64from64rr : MMXRI<0x7E, MRMDestReg,
 
134
                               (outs GR64:$dst), (ins VR64:$src),
 
135
                               "movd\t{$src, $dst|$dst, $src}", []>;
 
136
def MMX_MOVD64rrv164 : MMXI<0x6E, MRMSrcReg, (outs VR64:$dst), (ins GR64:$src),
 
137
                            "movd\t{$src, $dst|$dst, $src}",
 
138
                            [(set VR64:$dst,
 
139
                             (v1i64 (scalar_to_vector GR64:$src)))]>;
 
140
 
 
141
let neverHasSideEffects = 1 in
 
142
def MMX_MOVQ64rr : MMXI<0x6F, MRMSrcReg, (outs VR64:$dst), (ins VR64:$src),
 
143
                        "movq\t{$src, $dst|$dst, $src}", []>;
 
144
let canFoldAsLoad = 1, isReMaterializable = 1 in
 
145
def MMX_MOVQ64rm : MMXI<0x6F, MRMSrcMem, (outs VR64:$dst), (ins i64mem:$src),
 
146
                        "movq\t{$src, $dst|$dst, $src}",
 
147
                        [(set VR64:$dst, (load_mmx addr:$src))]>;
 
148
def MMX_MOVQ64mr : MMXI<0x7F, MRMDestMem, (outs), (ins i64mem:$dst, VR64:$src),
 
149
                        "movq\t{$src, $dst|$dst, $src}",
 
150
                        [(store (v1i64 VR64:$src), addr:$dst)]>;
 
151
 
 
152
def MMX_MOVDQ2Qrr : SDIi8<0xD6, MRMSrcReg, (outs VR64:$dst), (ins VR128:$src),
 
153
                          "movdq2q\t{$src, $dst|$dst, $src}",
 
154
                          [(set VR64:$dst,
 
155
                            (v1i64 (bitconvert
 
156
                            (i64 (vector_extract (v2i64 VR128:$src),
 
157
                                  (iPTR 0))))))]>;
 
158
 
 
159
def MMX_MOVQ2DQrr : SSDIi8<0xD6, MRMSrcReg, (outs VR128:$dst), (ins VR64:$src),
 
160
                           "movq2dq\t{$src, $dst|$dst, $src}",
 
161
          [(set VR128:$dst,
 
162
            (movl immAllZerosV,
 
163
                  (v2i64 (scalar_to_vector (i64 (bitconvert VR64:$src))))))]>;
 
164
 
 
165
let neverHasSideEffects = 1 in
 
166
def MMX_MOVQ2FR64rr: SSDIi8<0xD6, MRMSrcReg, (outs FR64:$dst), (ins VR64:$src),
 
167
                           "movq2dq\t{$src, $dst|$dst, $src}", []>;
 
168
 
 
169
def MMX_MOVNTQmr  : MMXI<0xE7, MRMDestMem, (outs), (ins i64mem:$dst, VR64:$src),
 
170
                         "movntq\t{$src, $dst|$dst, $src}",
 
171
                         [(int_x86_mmx_movnt_dq addr:$dst, VR64:$src)]>;
 
172
 
 
173
let AddedComplexity = 15 in
 
174
// movd to MMX register zero-extends
 
175
def MMX_MOVZDI2PDIrr : MMXI<0x6E, MRMSrcReg, (outs VR64:$dst), (ins GR32:$src),
 
176
                             "movd\t{$src, $dst|$dst, $src}",
 
177
              [(set VR64:$dst,
 
178
                    (v2i32 (X86vzmovl (v2i32 (scalar_to_vector GR32:$src)))))]>;
 
179
let AddedComplexity = 20 in
 
180
def MMX_MOVZDI2PDIrm : MMXI<0x6E, MRMSrcMem, (outs VR64:$dst),
 
181
                           (ins i32mem:$src),
 
182
                             "movd\t{$src, $dst|$dst, $src}",
 
183
          [(set VR64:$dst,
 
184
                (v2i32 (X86vzmovl (v2i32
 
185
                                   (scalar_to_vector (loadi32 addr:$src))))))]>;
 
186
 
 
187
// Arithmetic Instructions
 
188
 
 
189
// -- Addition
 
190
defm MMX_PADDB : MMXI_binop_rm<0xFC, "paddb", add, v8i8,  1>;
 
191
defm MMX_PADDW : MMXI_binop_rm<0xFD, "paddw", add, v4i16, 1>;
 
192
defm MMX_PADDD : MMXI_binop_rm<0xFE, "paddd", add, v2i32, 1>;
 
193
defm MMX_PADDQ : MMXI_binop_rm<0xD4, "paddq", add, v1i64, 1>;
 
194
 
 
195
defm MMX_PADDSB  : MMXI_binop_rm_int<0xEC, "paddsb" , int_x86_mmx_padds_b, 1>;
 
196
defm MMX_PADDSW  : MMXI_binop_rm_int<0xED, "paddsw" , int_x86_mmx_padds_w, 1>;
 
197
 
 
198
defm MMX_PADDUSB : MMXI_binop_rm_int<0xDC, "paddusb", int_x86_mmx_paddus_b, 1>;
 
199
defm MMX_PADDUSW : MMXI_binop_rm_int<0xDD, "paddusw", int_x86_mmx_paddus_w, 1>;
 
200
 
 
201
// -- Subtraction
 
202
defm MMX_PSUBB : MMXI_binop_rm<0xF8, "psubb", sub, v8i8>;
 
203
defm MMX_PSUBW : MMXI_binop_rm<0xF9, "psubw", sub, v4i16>;
 
204
defm MMX_PSUBD : MMXI_binop_rm<0xFA, "psubd", sub, v2i32>;
 
205
defm MMX_PSUBQ : MMXI_binop_rm<0xFB, "psubq", sub, v1i64>;
 
206
 
 
207
defm MMX_PSUBSB  : MMXI_binop_rm_int<0xE8, "psubsb" , int_x86_mmx_psubs_b>;
 
208
defm MMX_PSUBSW  : MMXI_binop_rm_int<0xE9, "psubsw" , int_x86_mmx_psubs_w>;
 
209
 
 
210
defm MMX_PSUBUSB : MMXI_binop_rm_int<0xD8, "psubusb", int_x86_mmx_psubus_b>;
 
211
defm MMX_PSUBUSW : MMXI_binop_rm_int<0xD9, "psubusw", int_x86_mmx_psubus_w>;
 
212
 
 
213
// -- Multiplication
 
214
defm MMX_PMULLW  : MMXI_binop_rm<0xD5, "pmullw", mul, v4i16, 1>;
 
215
 
 
216
defm MMX_PMULHW  : MMXI_binop_rm_int<0xE5, "pmulhw",  int_x86_mmx_pmulh_w,  1>;
 
217
defm MMX_PMULHUW : MMXI_binop_rm_int<0xE4, "pmulhuw", int_x86_mmx_pmulhu_w, 1>;
 
218
defm MMX_PMULUDQ : MMXI_binop_rm_int<0xF4, "pmuludq", int_x86_mmx_pmulu_dq, 1>;
 
219
 
 
220
// -- Miscellanea
 
221
defm MMX_PMADDWD : MMXI_binop_rm_int<0xF5, "pmaddwd", int_x86_mmx_pmadd_wd, 1>;
 
222
 
 
223
defm MMX_PAVGB   : MMXI_binop_rm_int<0xE0, "pavgb", int_x86_mmx_pavg_b, 1>;
 
224
defm MMX_PAVGW   : MMXI_binop_rm_int<0xE3, "pavgw", int_x86_mmx_pavg_w, 1>;
 
225
 
 
226
defm MMX_PMINUB  : MMXI_binop_rm_int<0xDA, "pminub", int_x86_mmx_pminu_b, 1>;
 
227
defm MMX_PMINSW  : MMXI_binop_rm_int<0xEA, "pminsw", int_x86_mmx_pmins_w, 1>;
 
228
 
 
229
defm MMX_PMAXUB  : MMXI_binop_rm_int<0xDE, "pmaxub", int_x86_mmx_pmaxu_b, 1>;
 
230
defm MMX_PMAXSW  : MMXI_binop_rm_int<0xEE, "pmaxsw", int_x86_mmx_pmaxs_w, 1>;
 
231
 
 
232
defm MMX_PSADBW  : MMXI_binop_rm_int<0xF6, "psadbw", int_x86_mmx_psad_bw, 1>;
 
233
 
 
234
// Logical Instructions
 
235
defm MMX_PAND : MMXI_binop_rm_v1i64<0xDB, "pand", and, 1>;
 
236
defm MMX_POR  : MMXI_binop_rm_v1i64<0xEB, "por" , or,  1>;
 
237
defm MMX_PXOR : MMXI_binop_rm_v1i64<0xEF, "pxor", xor, 1>;
 
238
 
 
239
let Constraints = "$src1 = $dst" in {
 
240
  def MMX_PANDNrr : MMXI<0xDF, MRMSrcReg,
 
241
                         (outs VR64:$dst), (ins VR64:$src1, VR64:$src2),
 
242
                         "pandn\t{$src2, $dst|$dst, $src2}",
 
243
                         [(set VR64:$dst, (v1i64 (and (vnot VR64:$src1),
 
244
                                                  VR64:$src2)))]>;
 
245
  def MMX_PANDNrm : MMXI<0xDF, MRMSrcMem,
 
246
                         (outs VR64:$dst), (ins VR64:$src1, i64mem:$src2),
 
247
                         "pandn\t{$src2, $dst|$dst, $src2}",
 
248
                         [(set VR64:$dst, (v1i64 (and (vnot VR64:$src1),
 
249
                                                  (load addr:$src2))))]>;
 
250
}
 
251
 
 
252
// Shift Instructions
 
253
defm MMX_PSRLW : MMXI_binop_rmi_int<0xD1, 0x71, MRM2r, "psrlw",
 
254
                                    int_x86_mmx_psrl_w, int_x86_mmx_psrli_w>;
 
255
defm MMX_PSRLD : MMXI_binop_rmi_int<0xD2, 0x72, MRM2r, "psrld",
 
256
                                    int_x86_mmx_psrl_d, int_x86_mmx_psrli_d>;
 
257
defm MMX_PSRLQ : MMXI_binop_rmi_int<0xD3, 0x73, MRM2r, "psrlq",
 
258
                                    int_x86_mmx_psrl_q, int_x86_mmx_psrli_q>;
 
259
 
 
260
defm MMX_PSLLW : MMXI_binop_rmi_int<0xF1, 0x71, MRM6r, "psllw",
 
261
                                    int_x86_mmx_psll_w, int_x86_mmx_pslli_w>;
 
262
defm MMX_PSLLD : MMXI_binop_rmi_int<0xF2, 0x72, MRM6r, "pslld",
 
263
                                    int_x86_mmx_psll_d, int_x86_mmx_pslli_d>;
 
264
defm MMX_PSLLQ : MMXI_binop_rmi_int<0xF3, 0x73, MRM6r, "psllq",
 
265
                                    int_x86_mmx_psll_q, int_x86_mmx_pslli_q>;
 
266
 
 
267
defm MMX_PSRAW : MMXI_binop_rmi_int<0xE1, 0x71, MRM4r, "psraw",
 
268
                                    int_x86_mmx_psra_w, int_x86_mmx_psrai_w>;
 
269
defm MMX_PSRAD : MMXI_binop_rmi_int<0xE2, 0x72, MRM4r, "psrad",
 
270
                                    int_x86_mmx_psra_d, int_x86_mmx_psrai_d>;
 
271
 
 
272
// Shift up / down and insert zero's.
 
273
def : Pat<(v1i64 (X86vshl     VR64:$src, (i8 imm:$amt))),
 
274
          (v1i64 (MMX_PSLLQri VR64:$src, imm:$amt))>;
 
275
def : Pat<(v1i64 (X86vshr     VR64:$src, (i8 imm:$amt))),
 
276
          (v1i64 (MMX_PSRLQri VR64:$src, imm:$amt))>;
 
277
 
 
278
// Comparison Instructions
 
279
defm MMX_PCMPEQB : MMXI_binop_rm_int<0x74, "pcmpeqb", int_x86_mmx_pcmpeq_b>;
 
280
defm MMX_PCMPEQW : MMXI_binop_rm_int<0x75, "pcmpeqw", int_x86_mmx_pcmpeq_w>;
 
281
defm MMX_PCMPEQD : MMXI_binop_rm_int<0x76, "pcmpeqd", int_x86_mmx_pcmpeq_d>;
 
282
 
 
283
defm MMX_PCMPGTB : MMXI_binop_rm_int<0x64, "pcmpgtb", int_x86_mmx_pcmpgt_b>;
 
284
defm MMX_PCMPGTW : MMXI_binop_rm_int<0x65, "pcmpgtw", int_x86_mmx_pcmpgt_w>;
 
285
defm MMX_PCMPGTD : MMXI_binop_rm_int<0x66, "pcmpgtd", int_x86_mmx_pcmpgt_d>;
 
286
 
 
287
// Conversion Instructions
 
288
 
 
289
// -- Unpack Instructions
 
290
let Constraints = "$src1 = $dst" in {
 
291
  // Unpack High Packed Data Instructions
 
292
  def MMX_PUNPCKHBWrr : MMXI<0x68, MRMSrcReg,
 
293
                             (outs VR64:$dst), (ins VR64:$src1, VR64:$src2),
 
294
                             "punpckhbw\t{$src2, $dst|$dst, $src2}",
 
295
                             [(set VR64:$dst,
 
296
                               (v8i8 (mmx_unpckh VR64:$src1, VR64:$src2)))]>;
 
297
  def MMX_PUNPCKHBWrm : MMXI<0x68, MRMSrcMem,
 
298
                             (outs VR64:$dst), (ins VR64:$src1, i64mem:$src2),
 
299
                             "punpckhbw\t{$src2, $dst|$dst, $src2}",
 
300
                             [(set VR64:$dst,
 
301
                               (v8i8 (mmx_unpckh VR64:$src1,
 
302
                                      (bc_v8i8 (load_mmx addr:$src2)))))]>;
 
303
 
 
304
  def MMX_PUNPCKHWDrr : MMXI<0x69, MRMSrcReg,
 
305
                             (outs VR64:$dst), (ins VR64:$src1, VR64:$src2),
 
306
                             "punpckhwd\t{$src2, $dst|$dst, $src2}",
 
307
                             [(set VR64:$dst,
 
308
                               (v4i16 (mmx_unpckh VR64:$src1, VR64:$src2)))]>;
 
309
  def MMX_PUNPCKHWDrm : MMXI<0x69, MRMSrcMem,
 
310
                             (outs VR64:$dst), (ins VR64:$src1, i64mem:$src2),
 
311
                             "punpckhwd\t{$src2, $dst|$dst, $src2}",
 
312
                             [(set VR64:$dst,
 
313
                               (v4i16 (mmx_unpckh VR64:$src1,
 
314
                                       (bc_v4i16 (load_mmx addr:$src2)))))]>;
 
315
 
 
316
  def MMX_PUNPCKHDQrr : MMXI<0x6A, MRMSrcReg,
 
317
                             (outs VR64:$dst), (ins VR64:$src1, VR64:$src2),
 
318
                             "punpckhdq\t{$src2, $dst|$dst, $src2}",
 
319
                             [(set VR64:$dst,
 
320
                               (v2i32 (mmx_unpckh VR64:$src1, VR64:$src2)))]>;
 
321
  def MMX_PUNPCKHDQrm : MMXI<0x6A, MRMSrcMem,
 
322
                             (outs VR64:$dst), (ins VR64:$src1, i64mem:$src2),
 
323
                             "punpckhdq\t{$src2, $dst|$dst, $src2}",
 
324
                             [(set VR64:$dst,
 
325
                               (v2i32 (mmx_unpckh VR64:$src1,
 
326
                                       (bc_v2i32 (load_mmx addr:$src2)))))]>;
 
327
 
 
328
  // Unpack Low Packed Data Instructions
 
329
  def MMX_PUNPCKLBWrr : MMXI<0x60, MRMSrcReg,
 
330
                             (outs VR64:$dst), (ins VR64:$src1, VR64:$src2),
 
331
                             "punpcklbw\t{$src2, $dst|$dst, $src2}",
 
332
                             [(set VR64:$dst,
 
333
                               (v8i8 (mmx_unpckl VR64:$src1, VR64:$src2)))]>;
 
334
  def MMX_PUNPCKLBWrm : MMXI<0x60, MRMSrcMem,
 
335
                             (outs VR64:$dst), (ins VR64:$src1, i64mem:$src2),
 
336
                             "punpcklbw\t{$src2, $dst|$dst, $src2}",
 
337
                             [(set VR64:$dst,
 
338
                               (v8i8 (mmx_unpckl VR64:$src1,
 
339
                                      (bc_v8i8 (load_mmx addr:$src2)))))]>;
 
340
 
 
341
  def MMX_PUNPCKLWDrr : MMXI<0x61, MRMSrcReg,
 
342
                             (outs VR64:$dst), (ins VR64:$src1, VR64:$src2),
 
343
                             "punpcklwd\t{$src2, $dst|$dst, $src2}",
 
344
                             [(set VR64:$dst,
 
345
                               (v4i16 (mmx_unpckl VR64:$src1, VR64:$src2)))]>;
 
346
  def MMX_PUNPCKLWDrm : MMXI<0x61, MRMSrcMem,
 
347
                             (outs VR64:$dst), (ins VR64:$src1, i64mem:$src2),
 
348
                             "punpcklwd\t{$src2, $dst|$dst, $src2}",
 
349
                             [(set VR64:$dst,
 
350
                               (v4i16 (mmx_unpckl VR64:$src1,
 
351
                                       (bc_v4i16 (load_mmx addr:$src2)))))]>;
 
352
 
 
353
  def MMX_PUNPCKLDQrr : MMXI<0x62, MRMSrcReg,
 
354
                             (outs VR64:$dst), (ins VR64:$src1, VR64:$src2),
 
355
                             "punpckldq\t{$src2, $dst|$dst, $src2}",
 
356
                             [(set VR64:$dst,
 
357
                               (v2i32 (mmx_unpckl VR64:$src1, VR64:$src2)))]>;
 
358
  def MMX_PUNPCKLDQrm : MMXI<0x62, MRMSrcMem,
 
359
                             (outs VR64:$dst), (ins VR64:$src1, i64mem:$src2),
 
360
                             "punpckldq\t{$src2, $dst|$dst, $src2}",
 
361
                             [(set VR64:$dst,
 
362
                               (v2i32 (mmx_unpckl VR64:$src1,
 
363
                                       (bc_v2i32 (load_mmx addr:$src2)))))]>;
 
364
}
 
365
 
 
366
// -- Pack Instructions
 
367
defm MMX_PACKSSWB : MMXI_binop_rm_int<0x63, "packsswb", int_x86_mmx_packsswb>;
 
368
defm MMX_PACKSSDW : MMXI_binop_rm_int<0x6B, "packssdw", int_x86_mmx_packssdw>;
 
369
defm MMX_PACKUSWB : MMXI_binop_rm_int<0x67, "packuswb", int_x86_mmx_packuswb>;
 
370
 
 
371
// -- Shuffle Instructions
 
372
def MMX_PSHUFWri : MMXIi8<0x70, MRMSrcReg,
 
373
                          (outs VR64:$dst), (ins VR64:$src1, i8imm:$src2),
 
374
                          "pshufw\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 
375
                          [(set VR64:$dst,
 
376
                            (v4i16 (mmx_pshufw:$src2 VR64:$src1, (undef))))]>;
 
377
def MMX_PSHUFWmi : MMXIi8<0x70, MRMSrcMem,
 
378
                          (outs VR64:$dst), (ins i64mem:$src1, i8imm:$src2),
 
379
                          "pshufw\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 
380
                          [(set VR64:$dst,
 
381
                            (mmx_pshufw:$src2 (bc_v4i16 (load_mmx addr:$src1)),
 
382
                                              (undef)))]>;
 
383
 
 
384
// -- Conversion Instructions
 
385
let neverHasSideEffects = 1 in {
 
386
def MMX_CVTPD2PIrr  : MMX2I<0x2D, MRMSrcReg, (outs VR64:$dst), (ins VR128:$src),
 
387
                            "cvtpd2pi\t{$src, $dst|$dst, $src}", []>;
 
388
let mayLoad = 1 in
 
389
def MMX_CVTPD2PIrm  : MMX2I<0x2D, MRMSrcMem, (outs VR64:$dst),
 
390
                            (ins f128mem:$src),
 
391
                            "cvtpd2pi\t{$src, $dst|$dst, $src}", []>;
 
392
 
 
393
def MMX_CVTPI2PDrr  : MMX2I<0x2A, MRMSrcReg, (outs VR128:$dst), (ins VR64:$src),
 
394
                            "cvtpi2pd\t{$src, $dst|$dst, $src}", []>;
 
395
let mayLoad = 1 in
 
396
def MMX_CVTPI2PDrm  : MMX2I<0x2A, MRMSrcMem, (outs VR128:$dst),
 
397
                            (ins i64mem:$src),
 
398
                            "cvtpi2pd\t{$src, $dst|$dst, $src}", []>;
 
399
 
 
400
def MMX_CVTPI2PSrr  : MMXI<0x2A, MRMSrcReg, (outs VR128:$dst), (ins VR64:$src),
 
401
                           "cvtpi2ps\t{$src, $dst|$dst, $src}", []>;
 
402
let mayLoad = 1 in
 
403
def MMX_CVTPI2PSrm  : MMXI<0x2A, MRMSrcMem, (outs VR128:$dst),
 
404
                           (ins i64mem:$src),
 
405
                           "cvtpi2ps\t{$src, $dst|$dst, $src}", []>;
 
406
 
 
407
def MMX_CVTPS2PIrr  : MMXI<0x2D, MRMSrcReg, (outs VR64:$dst), (ins VR128:$src),
 
408
                           "cvtps2pi\t{$src, $dst|$dst, $src}", []>;
 
409
let mayLoad = 1 in
 
410
def MMX_CVTPS2PIrm  : MMXI<0x2D, MRMSrcMem, (outs VR64:$dst), (ins f64mem:$src),
 
411
                           "cvtps2pi\t{$src, $dst|$dst, $src}", []>;
 
412
 
 
413
def MMX_CVTTPD2PIrr : MMX2I<0x2C, MRMSrcReg, (outs VR64:$dst), (ins VR128:$src),
 
414
                            "cvttpd2pi\t{$src, $dst|$dst, $src}", []>;
 
415
let mayLoad = 1 in
 
416
def MMX_CVTTPD2PIrm : MMX2I<0x2C, MRMSrcMem, (outs VR64:$dst),
 
417
                            (ins f128mem:$src),
 
418
                            "cvttpd2pi\t{$src, $dst|$dst, $src}", []>;
 
419
 
 
420
def MMX_CVTTPS2PIrr : MMXI<0x2C, MRMSrcReg, (outs VR64:$dst), (ins VR128:$src),
 
421
                           "cvttps2pi\t{$src, $dst|$dst, $src}", []>;
 
422
let mayLoad = 1 in
 
423
def MMX_CVTTPS2PIrm : MMXI<0x2C, MRMSrcMem, (outs VR64:$dst), (ins f64mem:$src),
 
424
                           "cvttps2pi\t{$src, $dst|$dst, $src}", []>;
 
425
} // end neverHasSideEffects
 
426
 
 
427
 
 
428
// Extract / Insert
 
429
def MMX_X86pinsrw : SDNode<"X86ISD::MMX_PINSRW",
 
430
                    SDTypeProfile<1, 3, [SDTCisVT<0, v4i16>, SDTCisSameAs<0,1>,
 
431
                                         SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
 
432
 
 
433
 
 
434
def MMX_PEXTRWri  : MMXIi8<0xC5, MRMSrcReg,
 
435
                           (outs GR32:$dst), (ins VR64:$src1, i16i8imm:$src2),
 
436
                           "pextrw\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 
437
                           [(set GR32:$dst, (X86pextrw (v4i16 VR64:$src1),
 
438
                                             (iPTR imm:$src2)))]>;
 
439
let Constraints = "$src1 = $dst" in {
 
440
  def MMX_PINSRWrri : MMXIi8<0xC4, MRMSrcReg,
 
441
                      (outs VR64:$dst), 
 
442
                      (ins VR64:$src1, GR32:$src2,i16i8imm:$src3),
 
443
                      "pinsrw\t{$src3, $src2, $dst|$dst, $src2, $src3}",
 
444
                      [(set VR64:$dst, (v4i16 (MMX_X86pinsrw (v4i16 VR64:$src1),
 
445
                                               GR32:$src2,(iPTR imm:$src3))))]>;
 
446
  def MMX_PINSRWrmi : MMXIi8<0xC4, MRMSrcMem,
 
447
                     (outs VR64:$dst),
 
448
                     (ins VR64:$src1, i16mem:$src2, i16i8imm:$src3),
 
449
                     "pinsrw\t{$src3, $src2, $dst|$dst, $src2, $src3}",
 
450
                     [(set VR64:$dst,
 
451
                       (v4i16 (MMX_X86pinsrw (v4i16 VR64:$src1),
 
452
                               (i32 (anyext (loadi16 addr:$src2))),
 
453
                               (iPTR imm:$src3))))]>;
 
454
}
 
455
 
 
456
// MMX to XMM for vector types
 
457
def MMX_X86movq2dq : SDNode<"X86ISD::MOVQ2DQ", SDTypeProfile<1, 1,
 
458
                            [SDTCisVT<0, v2i64>, SDTCisVT<1, v1i64>]>>;
 
459
 
 
460
def : Pat<(v2i64 (MMX_X86movq2dq VR64:$src)),
 
461
          (v2i64 (MMX_MOVQ2DQrr VR64:$src))>;
 
462
 
 
463
def : Pat<(v2i64 (MMX_X86movq2dq (load_mmx addr:$src))),
 
464
          (v2i64 (MOVQI2PQIrm addr:$src))>;
 
465
 
 
466
def : Pat<(v2i64 (MMX_X86movq2dq (v1i64 (bitconvert
 
467
                            (v2i32 (scalar_to_vector (loadi32 addr:$src))))))),
 
468
          (v2i64 (MOVDI2PDIrm addr:$src))>;
 
469
 
 
470
// Mask creation
 
471
def MMX_PMOVMSKBrr : MMXI<0xD7, MRMSrcReg, (outs GR32:$dst), (ins VR64:$src),
 
472
                          "pmovmskb\t{$src, $dst|$dst, $src}",
 
473
                          [(set GR32:$dst, (int_x86_mmx_pmovmskb VR64:$src))]>;
 
474
 
 
475
// Misc.
 
476
let Uses = [EDI] in
 
477
def MMX_MASKMOVQ : MMXI<0xF7, MRMSrcReg, (outs), (ins VR64:$src, VR64:$mask),
 
478
                        "maskmovq\t{$mask, $src|$src, $mask}",
 
479
                        [(int_x86_mmx_maskmovq VR64:$src, VR64:$mask, EDI)]>;
 
480
let Uses = [RDI] in
 
481
def MMX_MASKMOVQ64: MMXI64<0xF7, MRMSrcReg, (outs), (ins VR64:$src, VR64:$mask),
 
482
                           "maskmovq\t{$mask, $src|$src, $mask}",
 
483
                           [(int_x86_mmx_maskmovq VR64:$src, VR64:$mask, RDI)]>;
 
484
 
 
485
//===----------------------------------------------------------------------===//
 
486
// Alias Instructions
 
487
//===----------------------------------------------------------------------===//
 
488
 
 
489
// Alias instructions that map zero vector to pxor.
 
490
let isReMaterializable = 1, isCodeGenOnly = 1 in {
 
491
  // FIXME: Change encoding to pseudo.
 
492
  def MMX_V_SET0       : MMXI<0xEF, MRMInitReg, (outs VR64:$dst), (ins), "",
 
493
                              [(set VR64:$dst, (v2i32 immAllZerosV))]>;
 
494
  def MMX_V_SETALLONES : MMXI<0x76, MRMInitReg, (outs VR64:$dst), (ins), "",
 
495
                              [(set VR64:$dst, (v2i32 immAllOnesV))]>;
 
496
}
 
497
 
 
498
let Predicates = [HasMMX] in {
 
499
  def : Pat<(v1i64 immAllZerosV), (MMX_V_SET0)>;
 
500
  def : Pat<(v4i16 immAllZerosV), (MMX_V_SET0)>;
 
501
  def : Pat<(v8i8  immAllZerosV), (MMX_V_SET0)>;
 
502
}
 
503
 
 
504
//===----------------------------------------------------------------------===//
 
505
// Non-Instruction Patterns
 
506
//===----------------------------------------------------------------------===//
 
507
 
 
508
// Store 64-bit integer vector values.
 
509
def : Pat<(store (v8i8  VR64:$src), addr:$dst),
 
510
          (MMX_MOVQ64mr addr:$dst, VR64:$src)>;
 
511
def : Pat<(store (v4i16 VR64:$src), addr:$dst),
 
512
          (MMX_MOVQ64mr addr:$dst, VR64:$src)>;
 
513
def : Pat<(store (v2i32 VR64:$src), addr:$dst),
 
514
          (MMX_MOVQ64mr addr:$dst, VR64:$src)>;
 
515
def : Pat<(store (v2f32 VR64:$src), addr:$dst),
 
516
          (MMX_MOVQ64mr addr:$dst, VR64:$src)>;
 
517
def : Pat<(store (v1i64 VR64:$src), addr:$dst),
 
518
          (MMX_MOVQ64mr addr:$dst, VR64:$src)>;
 
519
 
 
520
// Bit convert.
 
521
def : Pat<(v8i8  (bitconvert (v1i64 VR64:$src))), (v8i8  VR64:$src)>;
 
522
def : Pat<(v8i8  (bitconvert (v2i32 VR64:$src))), (v8i8  VR64:$src)>;
 
523
def : Pat<(v8i8  (bitconvert (v2f32 VR64:$src))), (v8i8  VR64:$src)>;
 
524
def : Pat<(v8i8  (bitconvert (v4i16 VR64:$src))), (v8i8  VR64:$src)>;
 
525
def : Pat<(v4i16 (bitconvert (v1i64 VR64:$src))), (v4i16 VR64:$src)>;
 
526
def : Pat<(v4i16 (bitconvert (v2i32 VR64:$src))), (v4i16 VR64:$src)>;
 
527
def : Pat<(v4i16 (bitconvert (v2f32 VR64:$src))), (v4i16 VR64:$src)>;
 
528
def : Pat<(v4i16 (bitconvert (v8i8  VR64:$src))), (v4i16 VR64:$src)>;
 
529
def : Pat<(v2i32 (bitconvert (v1i64 VR64:$src))), (v2i32 VR64:$src)>;
 
530
def : Pat<(v2i32 (bitconvert (v2f32 VR64:$src))), (v2i32 VR64:$src)>;
 
531
def : Pat<(v2i32 (bitconvert (v4i16 VR64:$src))), (v2i32 VR64:$src)>;
 
532
def : Pat<(v2i32 (bitconvert (v8i8  VR64:$src))), (v2i32 VR64:$src)>;
 
533
def : Pat<(v2f32 (bitconvert (v1i64 VR64:$src))), (v2f32 VR64:$src)>;
 
534
def : Pat<(v2f32 (bitconvert (v2i32 VR64:$src))), (v2f32 VR64:$src)>;
 
535
def : Pat<(v2f32 (bitconvert (v4i16 VR64:$src))), (v2f32 VR64:$src)>;
 
536
def : Pat<(v2f32 (bitconvert (v8i8  VR64:$src))), (v2f32 VR64:$src)>;
 
537
def : Pat<(v1i64 (bitconvert (v2i32 VR64:$src))), (v1i64 VR64:$src)>;
 
538
def : Pat<(v1i64 (bitconvert (v2f32 VR64:$src))), (v1i64 VR64:$src)>;
 
539
def : Pat<(v1i64 (bitconvert (v4i16 VR64:$src))), (v1i64 VR64:$src)>;
 
540
def : Pat<(v1i64 (bitconvert (v8i8  VR64:$src))), (v1i64 VR64:$src)>;
 
541
 
 
542
// 64-bit bit convert.
 
543
def : Pat<(v1i64 (bitconvert (i64 GR64:$src))),
 
544
          (MMX_MOVD64to64rr GR64:$src)>;
 
545
def : Pat<(v2i32 (bitconvert (i64 GR64:$src))),
 
546
          (MMX_MOVD64to64rr GR64:$src)>;
 
547
def : Pat<(v2f32 (bitconvert (i64 GR64:$src))),
 
548
          (MMX_MOVD64to64rr GR64:$src)>;
 
549
def : Pat<(v4i16 (bitconvert (i64 GR64:$src))),
 
550
          (MMX_MOVD64to64rr GR64:$src)>;
 
551
def : Pat<(v8i8  (bitconvert (i64 GR64:$src))),
 
552
          (MMX_MOVD64to64rr GR64:$src)>;
 
553
def : Pat<(i64 (bitconvert (v1i64 VR64:$src))),
 
554
          (MMX_MOVD64from64rr VR64:$src)>;
 
555
def : Pat<(i64 (bitconvert (v2i32 VR64:$src))),
 
556
          (MMX_MOVD64from64rr VR64:$src)>;
 
557
def : Pat<(i64 (bitconvert (v2f32 VR64:$src))),
 
558
          (MMX_MOVD64from64rr VR64:$src)>;
 
559
def : Pat<(i64 (bitconvert (v4i16 VR64:$src))),
 
560
          (MMX_MOVD64from64rr VR64:$src)>;
 
561
def : Pat<(i64  (bitconvert (v8i8 VR64:$src))),
 
562
          (MMX_MOVD64from64rr VR64:$src)>;
 
563
def : Pat<(f64 (bitconvert (v1i64 VR64:$src))),
 
564
          (MMX_MOVQ2FR64rr VR64:$src)>;
 
565
def : Pat<(f64 (bitconvert (v2i32 VR64:$src))),
 
566
          (MMX_MOVQ2FR64rr VR64:$src)>;
 
567
def : Pat<(f64 (bitconvert (v4i16 VR64:$src))),
 
568
          (MMX_MOVQ2FR64rr VR64:$src)>;
 
569
def : Pat<(f64 (bitconvert (v8i8 VR64:$src))),
 
570
          (MMX_MOVQ2FR64rr VR64:$src)>;
 
571
 
 
572
let AddedComplexity = 20 in {
 
573
  def : Pat<(v2i32 (X86vzmovl (bc_v2i32 (load_mmx addr:$src)))),
 
574
            (MMX_MOVZDI2PDIrm addr:$src)>;
 
575
}
 
576
 
 
577
// Clear top half.
 
578
let AddedComplexity = 15 in {
 
579
  def : Pat<(v2i32 (X86vzmovl VR64:$src)),
 
580
            (MMX_PUNPCKLDQrr VR64:$src, (MMX_V_SET0))>;
 
581
}
 
582
 
 
583
// Patterns to perform canonical versions of vector shuffling.
 
584
let AddedComplexity = 10 in {
 
585
  def : Pat<(v8i8  (mmx_unpckl_undef VR64:$src, (undef))),
 
586
            (MMX_PUNPCKLBWrr VR64:$src, VR64:$src)>;
 
587
  def : Pat<(v4i16 (mmx_unpckl_undef VR64:$src, (undef))),
 
588
            (MMX_PUNPCKLWDrr VR64:$src, VR64:$src)>;
 
589
  def : Pat<(v2i32 (mmx_unpckl_undef VR64:$src, (undef))),
 
590
            (MMX_PUNPCKLDQrr VR64:$src, VR64:$src)>;
 
591
}
 
592
 
 
593
let AddedComplexity = 10 in {
 
594
  def : Pat<(v8i8  (mmx_unpckh_undef VR64:$src, (undef))),
 
595
            (MMX_PUNPCKHBWrr VR64:$src, VR64:$src)>;
 
596
  def : Pat<(v4i16 (mmx_unpckh_undef VR64:$src, (undef))),
 
597
            (MMX_PUNPCKHWDrr VR64:$src, VR64:$src)>;
 
598
  def : Pat<(v2i32 (mmx_unpckh_undef VR64:$src, (undef))),
 
599
            (MMX_PUNPCKHDQrr VR64:$src, VR64:$src)>;
 
600
}
 
601
 
 
602
// Some special case PANDN patterns.
 
603
// FIXME: Get rid of these.
 
604
def : Pat<(v1i64 (and (xor VR64:$src1, (bc_v1i64 (v2i32 immAllOnesV))),
 
605
                  VR64:$src2)),
 
606
          (MMX_PANDNrr VR64:$src1, VR64:$src2)>;
 
607
def : Pat<(v1i64 (and (xor VR64:$src1, (bc_v1i64 (v4i16 immAllOnesV_bc))),
 
608
                  VR64:$src2)),
 
609
          (MMX_PANDNrr VR64:$src1, VR64:$src2)>;
 
610
def : Pat<(v1i64 (and (xor VR64:$src1, (bc_v1i64 (v8i8  immAllOnesV_bc))),
 
611
                  VR64:$src2)),
 
612
          (MMX_PANDNrr VR64:$src1, VR64:$src2)>;
 
613
 
 
614
def : Pat<(v1i64 (and (xor VR64:$src1, (bc_v1i64 (v2i32 immAllOnesV))),
 
615
                  (load addr:$src2))),
 
616
          (MMX_PANDNrm VR64:$src1, addr:$src2)>;
 
617
def : Pat<(v1i64 (and (xor VR64:$src1, (bc_v1i64 (v4i16 immAllOnesV_bc))),
 
618
                  (load addr:$src2))),
 
619
          (MMX_PANDNrm VR64:$src1, addr:$src2)>;
 
620
def : Pat<(v1i64 (and (xor VR64:$src1, (bc_v1i64 (v8i8  immAllOnesV_bc))),
 
621
                  (load addr:$src2))),
 
622
          (MMX_PANDNrm VR64:$src1, addr:$src2)>;
 
623
 
 
624
// Move MMX to lower 64-bit of XMM
 
625
def : Pat<(v2i64 (scalar_to_vector (i64 (bitconvert (v8i8 VR64:$src))))),
 
626
          (v2i64 (MMX_MOVQ2DQrr VR64:$src))>;
 
627
def : Pat<(v2i64 (scalar_to_vector (i64 (bitconvert (v4i16 VR64:$src))))),
 
628
          (v2i64 (MMX_MOVQ2DQrr VR64:$src))>;
 
629
def : Pat<(v2i64 (scalar_to_vector (i64 (bitconvert (v2i32 VR64:$src))))),
 
630
          (v2i64 (MMX_MOVQ2DQrr VR64:$src))>;
 
631
def : Pat<(v2i64 (scalar_to_vector (i64 (bitconvert (v1i64 VR64:$src))))),
 
632
          (v2i64 (MMX_MOVQ2DQrr VR64:$src))>;
 
633
 
 
634
// Move lower 64-bit of XMM to MMX.
 
635
def : Pat<(v2i32 (bitconvert (i64 (vector_extract (v2i64 VR128:$src),
 
636
                                                  (iPTR 0))))),
 
637
          (v2i32 (MMX_MOVDQ2Qrr VR128:$src))>;
 
638
def : Pat<(v4i16 (bitconvert (i64 (vector_extract (v2i64 VR128:$src),
 
639
                                                  (iPTR 0))))),
 
640
          (v4i16 (MMX_MOVDQ2Qrr VR128:$src))>;
 
641
def : Pat<(v8i8 (bitconvert (i64 (vector_extract (v2i64 VR128:$src),
 
642
                                                  (iPTR 0))))),
 
643
          (v8i8 (MMX_MOVDQ2Qrr VR128:$src))>;
 
644
 
 
645
// Patterns for vector comparisons
 
646
def : Pat<(v8i8 (X86pcmpeqb VR64:$src1, VR64:$src2)),
 
647
          (MMX_PCMPEQBrr VR64:$src1, VR64:$src2)>;
 
648
def : Pat<(v8i8 (X86pcmpeqb VR64:$src1, (bitconvert (load_mmx addr:$src2)))),
 
649
          (MMX_PCMPEQBrm VR64:$src1, addr:$src2)>;
 
650
def : Pat<(v4i16 (X86pcmpeqw VR64:$src1, VR64:$src2)),
 
651
          (MMX_PCMPEQWrr VR64:$src1, VR64:$src2)>;
 
652
def : Pat<(v4i16 (X86pcmpeqw VR64:$src1, (bitconvert (load_mmx addr:$src2)))),
 
653
          (MMX_PCMPEQWrm VR64:$src1, addr:$src2)>;
 
654
def : Pat<(v2i32 (X86pcmpeqd VR64:$src1, VR64:$src2)),
 
655
          (MMX_PCMPEQDrr VR64:$src1, VR64:$src2)>;
 
656
def : Pat<(v2i32 (X86pcmpeqd VR64:$src1, (bitconvert (load_mmx addr:$src2)))),
 
657
          (MMX_PCMPEQDrm VR64:$src1, addr:$src2)>;
 
658
 
 
659
def : Pat<(v8i8 (X86pcmpgtb VR64:$src1, VR64:$src2)),
 
660
          (MMX_PCMPGTBrr VR64:$src1, VR64:$src2)>;
 
661
def : Pat<(v8i8 (X86pcmpgtb VR64:$src1, (bitconvert (load_mmx addr:$src2)))),
 
662
          (MMX_PCMPGTBrm VR64:$src1, addr:$src2)>;
 
663
def : Pat<(v4i16 (X86pcmpgtw VR64:$src1, VR64:$src2)),
 
664
          (MMX_PCMPGTWrr VR64:$src1, VR64:$src2)>;
 
665
def : Pat<(v4i16 (X86pcmpgtw VR64:$src1, (bitconvert (load_mmx addr:$src2)))),
 
666
          (MMX_PCMPGTWrm VR64:$src1, addr:$src2)>;
 
667
def : Pat<(v2i32 (X86pcmpgtd VR64:$src1, VR64:$src2)),
 
668
          (MMX_PCMPGTDrr VR64:$src1, VR64:$src2)>;
 
669
def : Pat<(v2i32 (X86pcmpgtd VR64:$src1, (bitconvert (load_mmx addr:$src2)))),
 
670
          (MMX_PCMPGTDrm VR64:$src1, addr:$src2)>;
 
671
 
 
672
// CMOV* - Used to implement the SELECT DAG operation.  Expanded after
 
673
// instruction selection into a branch sequence.
 
674
let Uses = [EFLAGS], usesCustomInserter = 1 in {
 
675
  def CMOV_V1I64 : I<0, Pseudo,
 
676
                    (outs VR64:$dst), (ins VR64:$t, VR64:$f, i8imm:$cond),
 
677
                    "#CMOV_V1I64 PSEUDO!",
 
678
                    [(set VR64:$dst,
 
679
                      (v1i64 (X86cmov VR64:$t, VR64:$f, imm:$cond,
 
680
                                          EFLAGS)))]>;
 
681
}