← Back to branch summary

~ubuntu-branches/ubuntu/maverick/uboot-imx/maverick

« back to all changes in this revision

Viewing changes to include/configs/at91rm9200dk.h

  • Committer: Bazaar Package Importer
  • Author(s): Oliver Grawert
  • Date: 2010-01-20 15:41:26 UTC
  • mfrom: (1.1.2 upstream)
  • Revision ID: james.westby@ubuntu.com-20100120154126-7bha1jeyjegu7xm5
Tags: 2009.08+really2009.01-0ubuntu1
* revert to the 2009.01 upstream version, 2009.08 has still to 
  many work in progress items in the freescale patchset (MMC and NIC
  dont work at all)
* add the latest patchset from freescale for 2009.01
* add 1002_enable_hush_shell_and_ext2.patch to enable hush shell and ext2 
* add 1003_fix_board_revision_numbers to make sure babbage 2.5 boards have 
  revision 51120 and babbage 3.0 boards have revision 51130 properly set in 
  their cpuinfo

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/configs/at91rm9200dk.h
45
45
#ifndef CONFIG_SKIP_LOWLEVEL_INIT
46
46
#define CONFIG_SYS_USE_MAIN_OSCILLATOR          1
47
47
/* flash */
 
48
#define CONFIG_SYS_MC_PUIA_VAL  0x00000000
 
49
#define CONFIG_SYS_MC_PUP_VAL   0x00000000
 
50
#define CONFIG_SYS_MC_PUER_VAL  0x00000000
 
51
#define CONFIG_SYS_MC_ASR_VAL   0x00000000
 
52
#define CONFIG_SYS_MC_AASR_VAL  0x00000000
48
53
#define CONFIG_SYS_EBI_CFGR_VAL 0x00000000
49
54
#define CONFIG_SYS_SMC_CSR0_VAL 0x00003284 /* 16bit, 2 TDF, 4 WS */
50
55
 
83
88
 */
84
89
 
85
90
/* define one of these to choose the DBGU, USART0  or USART1 as console */
86
 
#define CONFIG_AT91RM9200_USART
87
91
#define CONFIG_DBGU
88
92
#undef CONFIG_USART0
89
93
#undef CONFIG_USART1
112
116
 
113
117
#define CONFIG_CMD_DHCP
114
118
#define CONFIG_CMD_MII
 
119
#define CONFIG_CMD_NAND
 
120
 
 
121
#define CONFIG_NAND_LEGACY
 
122
 
 
123
#define CONFIG_SYS_MAX_NAND_DEVICE      1       /* Max number of NAND devices           */
 
124
#define SECTORSIZE 512
 
125
 
 
126
#define ADDR_COLUMN 1
 
127
#define ADDR_PAGE 2
 
128
#define ADDR_COLUMN_PAGE 3
 
129
 
 
130
#define NAND_ChipID_UNKNOWN     0x00
 
131
#define NAND_MAX_FLOORS 1
 
132
#define NAND_MAX_CHIPS 1
 
133
 
 
134
#define AT91_SMART_MEDIA_ALE (1 << 22)  /* our ALE is AD22 */
 
135
#define AT91_SMART_MEDIA_CLE (1 << 21)  /* our CLE is AD21 */
115
136
 
116
137
#include <asm/arch/AT91RM9200.h>        /* needed for port definitions */
 
138
#define NAND_DISABLE_CE(nand) do { *AT91C_PIOC_SODR = AT91C_PIO_PC0;} while(0)
 
139
#define NAND_ENABLE_CE(nand) do { *AT91C_PIOC_CODR = AT91C_PIO_PC0;} while(0)
 
140
 
 
141
#define NAND_WAIT_READY(nand) while (!(*AT91C_PIOC_PDSR & AT91C_PIO_PC2))
 
142
 
 
143
#define WRITE_NAND_COMMAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_CLE) = (__u8)(d); } while(0)
 
144
#define WRITE_NAND_ADDRESS(d, adr) do{ *(volatile __u8 *)((unsigned long)adr | AT91_SMART_MEDIA_ALE) = (__u8)(d); } while(0)
 
145
#define WRITE_NAND(d, adr) do{ *(volatile __u8 *)((unsigned long)adr) = (__u8)d; } while(0)
 
146
#define READ_NAND(adr) ((volatile unsigned char)(*(volatile __u8 *)(unsigned long)adr))
 
147
/* the following are NOP's in our implementation */
 
148
#define NAND_CTL_CLRALE(nandptr)
 
149
#define NAND_CTL_SETALE(nandptr)
 
150
#define NAND_CTL_CLRCLE(nandptr)
 
151
#define NAND_CTL_SETCLE(nandptr)
117
152
 
118
153
#define CONFIG_NR_DRAM_BANKS 1
119
154
#define PHYS_SDRAM 0x20000000