← Back to branch summary

~ubuntu-branches/ubuntu/wily/openocd/wily

« back to all changes in this revision

Viewing changes to tcl/board/hitex_lpc2929.cfg

  • Committer: Bazaar Package Importer
  • Author(s): Uwe Hermann
  • Date: 2009-11-25 12:20:04 UTC
  • mfrom: (1.2.5 upstream)
  • Revision ID: james.westby@ubuntu.com-20091125122004-4cnrzqw7v9qu064n
Tags: 0.3.1-1
http://bugs.debian.org/554598
http://bugs.debian.org/537740
http://bugs.debian.org/555553
* New upstream release (Closes: #554598, #537740).
* Add sh4 (instead of sh) to the list of architectures (Closes: #555553).
* Standards-Version: 3.8.3 (no changes required).
* debian/watch: Add file.
* debian/docs: Updates, some files were removed, some added.

Show diffs side-by-side

added added

removed removed

Lines of Context:
tcl/board/hitex_lpc2929.cfg
 
1
# Hitex eval board for LPC2929/LPC2939
 
2
# http://www.hitex.com/
 
3
 
 
4
# Delays on reset lines
 
5
jtag_nsrst_delay 50
 
6
jtag_ntrst_delay 1
 
7
 
 
8
# Maximum of 1/8 of clock frequency (XTAL = 16 MHz).
 
9
# Adaptive clocking through RTCK is not supported.
 
10
jtag_khz 2000
 
11
 
 
12
# Target device: LPC29xx with ETB
 
13
# The following variables are used by the LPC2900 script:
 
14
#   HAS_ETB             Must be set to 1. The CPU on this board has ETB.
 
15
#   FLASH_CLOCK         CPU frequency at the time of flash programming (in kHz)
 
16
set HAS_ETB             1
 
17
set FLASH_CLOCK         112000
 
18
source [find target/lpc2900.cfg]
 
19
 
 
20
# A working area will help speeding the flash programming
 
21
#$_TARGETNAME configure -work-area-phys 0x80000000 -work-area-size 0x2000 -work-area-backup 0
 
22
$_TARGETNAME configure -work-area-phys 0x58000000 -work-area-size 0x10000 -work-area-backup 0
 
23
 
 
24
# Event handlers
 
25
$_TARGETNAME configure -event reset-start {
 
26
  # Back to the slow JTAG clock
 
27
  jtag_khz 2000
 
28
}
 
29
 
 
30
# External 16-bit flash at chip select CS7 (SST39VF3201-70, 4 MiB)
 
31
flash bank cfi 0x5C000000 0x400000 2 2 $_TARGETNAME jedec_probe
 
32
 
 
33
 
 
34
$_TARGETNAME configure -event reset-init {
 
35
  # Flash
 
36
  mww 0x20200010 0x00000007     # FBWST: 7 wait states, not chached
 
37
 
 
38
  # Use PLL
 
39
  mww 0xFFFF8020 0x00000001     # XTAL_OSC_CONTROL: enable, 1-20 MHz
 
40
  mww 0xFFFF8070 0x01000000     # SYS_CLK_CONF: Crystal
 
41
  mww 0xFFFF8028 0x00000005     # PLL: (power down)
 
42
  mww 0xFFFF8028 0x01060004     # PLL: M=7, 2P=2 (power up)
 
43
                                # --> f=112 MHz, fcco=224 MHz
 
44
  sleep 100
 
45
  mww 0xFFFF8070 0x02000000     # SYS_CLK_CONF: PLL
 
46
 
 
47
  # Increase JTAG speed
 
48
  jtag_khz 6000
 
49
 
 
50
  # Enable external memory bus (16-bit SRAM at CS6, 16-bit flash at CS7)
 
51
  mww 0xE0001138 0x0000001F     # P1.14 = D0
 
52
  mww 0xE000113C 0x0000001F     # P1.15 = D1
 
53
  mww 0xE0001140 0x0000001F     # P1.16 = D2
 
54
  mww 0xE0001144 0x0000001F     # P1.17 = D3
 
55
  mww 0xE0001148 0x0000001F     # P1.18 = D4
 
56
  mww 0xE000114C 0x0000001F     # P1.19 = D5
 
57
  mww 0xE0001150 0x0000001F     # P1.20 = D6
 
58
  mww 0xE0001154 0x0000001F     # P1.21 = D7
 
59
  mww 0xE0001200 0x0000001F     # P2.0  = D8
 
60
  mww 0xE0001204 0x0000001F     # P2.1  = D9
 
61
  mww 0xE0001208 0x0000001F     # P2.2  = D10
 
62
  mww 0xE000120C 0x0000001F     # P2.3  = D11
 
63
  mww 0xE0001210 0x0000001F     # P2.4  = D12
 
64
  mww 0xE0001214 0x0000001F     # P2.5  = D13
 
65
  mww 0xE0001218 0x0000001F     # P2.6  = D14
 
66
  mww 0xE000121C 0x0000001F     # P2.7  = D15
 
67
  mww 0xE0001104 0x00000007     # P1.1  = A1
 
68
  mww 0xE0001108 0x00000007     # P1.2  = A2
 
69
  mww 0xE000110C 0x00000007     # P1.3  = A3
 
70
  mww 0xE0001110 0x00000007     # P1.4  = A4
 
71
  mww 0xE0001114 0x00000007     # P1.5  = A5
 
72
  mww 0xE0001118 0x00000007     # P1.6  = A6
 
73
  mww 0xE000111C 0x00000007     # P1.7  = A7
 
74
  mww 0xE0001028 0x00000007     # P0.10 = A8
 
75
  mww 0xE000102C 0x00000007     # P0.11 = A9
 
76
  mww 0xE0001030 0x00000007     # P0.12 = A10
 
77
  mww 0xE0001034 0x00000007     # P0.13 = A11
 
78
  mww 0xE0001038 0x00000007     # P0.14 = A12
 
79
  mww 0xE000103C 0x00000007     # P0.15 = A13
 
80
  mww 0xE0001048 0x00000007     # P0.18 = A14
 
81
  mww 0xE000104C 0x00000007     # P0.19 = A15
 
82
  mww 0xE0001050 0x00000007     # P0.20 = A16
 
83
  mww 0xE0001054 0x00000007     # P0.21 = A17
 
84
  mww 0xE0001058 0x00000007     # P0.22 = A18
 
85
  mww 0xE000105C 0x00000007     # P0.23 = A19
 
86
  mww 0xE0001238 0x00000007     # P2.14 = BLS0
 
87
  mww 0xE000123C 0x00000007     # P2.15 = BLS1
 
88
  mww 0xE0001300 0x00000007     # P3.0  = CS6
 
89
  mww 0xE0001304 0x00000007     # P3.1  = CS7
 
90
  mww 0xE0001130 0x00000007     # P1.12 = OE_N
 
91
  mww 0xE0001134 0x00000007     # P1.13 = WE_N
 
92
  mww 0x600000BC 0x00000041     # Bank6 16-bit mode, RBLE=1
 
93
  mww 0x600000B4 0x00000000     # Bank6 WSTOEN=0
 
94
  mww 0x600000AC 0x00000005     # Bank6 WST1=5
 
95
  mww 0x600000B8 0x00000001     # Bank6 WSTWEN=1
 
96
  mww 0x600000B0 0x00000006     # Bank6 WST2=6
 
97
  mww 0x600000A8 0x00000002     # Bank6 IDCY=2
 
98
  mww 0x600000D8 0x00000041     # Bank7 16-bit mode, RBLE=1
 
99
  mww 0x600000D0 0x00000000     # Bank7 WSTOEN=0
 
100
  mww 0x600000C8 0x0000000A     # Bank7 WST1=10
 
101
  mww 0x600000D4 0x00000001     # Bank7 WSTWEN=1
 
102
  mww 0x600000CC 0x0000000C     # Bank7 WST2=8
 
103
  mww 0x600000C4 0x00000002     # Bank7 IDCY=2
 
104
}
 
105