← Back to branch summary

~ubuntu-branches/ubuntu/wily/openocd/wily

« back to all changes in this revision

Viewing changes to tcl/target/ti_dm6446.cfg

  • Committer: Bazaar Package Importer
  • Author(s): Uwe Hermann
  • Date: 2009-11-25 12:20:04 UTC
  • mfrom: (1.2.5 upstream)
  • Revision ID: james.westby@ubuntu.com-20091125122004-4cnrzqw7v9qu064n
Tags: 0.3.1-1
http://bugs.debian.org/554598
http://bugs.debian.org/537740
http://bugs.debian.org/555553
* New upstream release (Closes: #554598, #537740).
* Add sh4 (instead of sh) to the list of architectures (Closes: #555553).
* Standards-Version: 3.8.3 (no changes required).
* debian/watch: Add file.
* debian/docs: Updates, some files were removed, some added.

Show diffs side-by-side

added added

removed removed

Lines of Context:
tcl/target/ti_dm6446.cfg
7
7
   set  _CHIPNAME dm6446
8
8
}
9
9
 
10
 
#
11
 
# For now, expect EMU0/EMU1 jumpered LOW (not TI's default) so ARM and ETB
12
 
# are enabled without making ICEpick route ARM and ETB into the JTAG chain.
13
 
# Override by setting EMU01 to "-disable".
14
 
#
15
 
# Also note:  when running without RTCK before the PLLs are set up, you
16
 
# may need to slow the JTAG clock down quite a lot (under 2 MHz).
17
 
#
 
10
# TI boards default to EMU0/EMU1 *high* -- ARM and ETB are *disabled*
 
11
# after JTAG reset until ICEpick is used to route them in.
 
12
set EMU01 "-disable"
 
13
 
 
14
# With EMU0/EMU1 jumpered *low* ARM and ETB are *enabled* without
 
15
# needing any ICEpick interaction.
 
16
#set EMU01 "-enable"
 
17
 
18
18
source [find target/icepick.cfg]
19
 
set EMU01 "-enable"
20
 
#set EMU01 "-disable"
21
19
 
22
20
# Subsidiary TAP: unknown ... must enable via ICEpick
23
 
jtag newtap $_CHIPNAME unknown -irlen 8 -ircapture 0xff -irmask 0xff -disable
 
21
jtag newtap $_CHIPNAME unknown -irlen 8 -disable
24
22
jtag configure $_CHIPNAME.unknown -event tap-enable \
25
23
        "icepick_c_tapenable $_CHIPNAME.jrc 3"
26
24
 
35
33
} else {
36
34
   set _ETB_TAPID 0x2b900f0f
37
35
}
38
 
jtag newtap $_CHIPNAME etb -irlen 4 -ircapture 0x1 -irmask 0xf \
39
 
        -expected-id $_ETB_TAPID $EMU01
 
36
jtag newtap $_CHIPNAME etb -irlen 4 -irmask 0xf -expected-id $_ETB_TAPID $EMU01
40
37
jtag configure $_CHIPNAME.etb -event tap-enable \
41
38
        "icepick_c_tapenable $_CHIPNAME.jrc 1"
42
39
 
46
43
} else {
47
44
   set _CPU_TAPID 0x07926001
48
45
}
49
 
jtag newtap $_CHIPNAME arm -irlen 4 -ircapture 0x1 -irmask 0xf \
50
 
        -expected-id $_CPU_TAPID $EMU01
 
46
jtag newtap $_CHIPNAME arm -irlen 4 -irmask 0xf -expected-id $_CPU_TAPID $EMU01
51
47
jtag configure $_CHIPNAME.arm -event tap-enable \
52
48
        "icepick_c_tapenable $_CHIPNAME.jrc 0"
53
49
 
57
53
} else {
58
54
   set _JRC_TAPID 0x0b70002f
59
55
}
60
 
jtag newtap $_CHIPNAME jrc -irlen 6 -ircapture 0x1 -irmask 0x3f \
61
 
        -expected-id $_JRC_TAPID
62
 
 
 
56
jtag newtap $_CHIPNAME jrc -irlen 6 -irmask 0x3f -expected-id $_JRC_TAPID
 
57
 
 
58
jtag configure $_CHIPNAME.jrc -event setup \
 
59
        "jtag tapenable $_CHIPNAME.etb; jtag tapenable $_CHIPNAME.arm"
 
60
 
 
61
################
63
62
# GDB target:  the ARM, using SRAM1 for scratch.  SRAM0 (also 8K)
64
63
# and the ETB memory (4K) are other options, while trace is unused.
65
64
# Little-endian; use the OpenOCD default.
68
67
target create $_TARGETNAME arm926ejs -chain-position $_TARGETNAME
69
68
$_TARGETNAME configure -work-area-phys 0x0000a000 -work-area-size 0x2000
70
69
 
 
70
# be absolutely certain the JTAG clock will work with the worst-case
 
71
# CLKIN = 20 MHz (best case: 30 MHz) even when no bootloader turns
 
72
# on the PLL and starts using it.  OK to speed up after clock setup.
 
73
jtag_rclk 1500
 
74
$_TARGETNAME configure -event "reset-start" { jtag_rclk 1500 }
 
75
 
71
76
arm7_9 fast_memory_access enable
72
77
arm7_9 dcc_downloads enable
73
78