← Back to branch summary

~ubuntu-branches/ubuntu/raring/virtualbox-ose/raring

« back to all changes in this revision

Viewing changes to include/VBox/x86.mac

  • Committer: Bazaar Package Importer
  • Author(s): Felix Geyer
  • Date: 2011-01-30 23:27:25 UTC
  • mfrom: (0.3.12 upstream)
  • Revision ID: james.westby@ubuntu.com-20110130232725-2ouajjd2ggdet0zd
Tags: 4.0.2-dfsg-1ubuntu1
* Merge from Debian unstable, remaining changes:
  - Add Apport hook.
    - debian/virtualbox-ose.files/source_virtualbox-ose.py
    - debian/virtualbox-ose.install
  - Drop *-source packages.
* Drop ubuntu-01-fix-build-gcc45.patch, fixed upstream.
* Drop ubuntu-02-as-needed.patch, added to the Debian package.

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/VBox/x86.mac
43
43
%define X86_CPUID_FEATURE_ECX_CX16      RT_BIT(13)
44
44
%define X86_CPUID_FEATURE_ECX_TPRUPDATE RT_BIT(14)
45
45
%define X86_CPUID_FEATURE_ECX_PDCM      RT_BIT(15)
 
46
%define X86_CPUID_FEATURE_ECX_PCID      RT_BIT(17)
46
47
%define X86_CPUID_FEATURE_ECX_DCA       RT_BIT(18)
47
48
%define X86_CPUID_FEATURE_ECX_SSE4_1    RT_BIT(19)
48
49
%define X86_CPUID_FEATURE_ECX_SSE4_2    RT_BIT(20)
49
50
%define X86_CPUID_FEATURE_ECX_X2APIC    RT_BIT(21)
50
51
%define X86_CPUID_FEATURE_ECX_MOVBE     RT_BIT(22)
51
52
%define X86_CPUID_FEATURE_ECX_POPCNT    RT_BIT(23)
 
53
%define X86_CPUID_FEATURE_ECX_TSCDEADL  RT_BIT(24)
52
54
%define X86_CPUID_FEATURE_ECX_AES       RT_BIT(25)
53
55
%define X86_CPUID_FEATURE_ECX_XSAVE     RT_BIT(26)
54
56
%define X86_CPUID_FEATURE_ECX_OSXSAVE   RT_BIT(27)
160
162
%define X86_CR3_PCD                         RT_BIT(4)
161
163
%define X86_CR3_PAGE_MASK                   (0xfffff000)
162
164
%define X86_CR3_PAE_PAGE_MASK               (0xffffffe0)
163
 
%define X86_CR3_AMD64_PAGE_MASK             UINT64_C(0x000ffffffffff000)
 
165
%define X86_CR3_AMD64_PAGE_MASK             0x000ffffffffff000
164
166
%define X86_CR4_VME                         RT_BIT(0)
165
167
%define X86_CR4_PVI                         RT_BIT(1)
166
168
%define X86_CR4_TSD                         RT_BIT(2)
180
182
%define X86_DR6_BD                          RT_BIT(13)
181
183
%define X86_DR6_BS                          RT_BIT(14)
182
184
%define X86_DR6_BT                          RT_BIT(15)
183
 
%define X86_DR6_INIT_VAL                    UINT64_C(0xFFFF0FF0)
 
185
%define X86_DR6_INIT_VAL                    0xFFFF0FF0
184
186
%define X86_DR7_L0                          RT_BIT(0)
185
187
%define X86_DR7_G0                          RT_BIT(1)
186
188
%define X86_DR7_L1                          RT_BIT(2)
201
203
%define X86_DR7_RW3_MASK                    (3 << 28)
202
204
%define X86_DR7_LEN3_MASK                   (3 << 30)
203
205
%define X86_DR7_MB1_MASK                    (RT_BIT(10))
204
 
%define X86_DR7_L(iBp)                      ( UINT32_C(1) << (iBp * 2) )
205
 
%define X86_DR7_G(iBp)                      ( UINT32_C(1) << (iBp * 2 + 1) )
 
206
%define X86_DR7_L(iBp)                      ( 1 << (iBp * 2) )
 
207
%define X86_DR7_G(iBp)                      ( 1 << (iBp * 2 + 1) )
206
208
%define X86_DR7_RW_EO                       0
207
209
%define X86_DR7_RW_WO                       1
208
210
%define X86_DR7_RW_IO                       2
356
358
%define X86_PTE_G                           RT_BIT(8)
357
359
%define X86_PTE_AVL_MASK                    (RT_BIT(9) | RT_BIT(10) | RT_BIT(11))
358
360
%define X86_PTE_PG_MASK                     ( 0xfffff000 )
359
 
%if 1
360
 
%define X86_PTE_PAE_PG_MASK                 ( 0x0000fffffffff000 )
361
 
%define X86_PTE_PAE_PG_MASK_FULL            ( 0x000ffffffffff000 )
362
 
%else
363
 
%define X86_PTE_PAE_PG_MASK                 ( 0x000ffffffffff000 )
364
 
%endif
 
361
%define X86_PTE_PAE_PG_MASK                 0x000ffffffffff000
365
362
%define X86_PTE_PAE_NX                      RT_BIT_64(63)
 
363
%define X86_PTE_PAE_MBZ_MASK_NX             0x7ff0000000000000
 
364
%define X86_PTE_PAE_MBZ_MASK_NO_NX          0xfff0000000000000
 
365
%define X86_PTE_LM_MBZ_MASK_NX              0x0000000000000000
 
366
%define X86_PTE_LM_MBZ_MASK_NO_NX           0x8000000000000000
366
367
%define X86_PT_SHIFT                        12
367
368
%define X86_PT_MASK                         0x3ff
368
369
%define X86_PT_PAE_SHIFT                    12
376
377
%define X86_PDE_PS                          RT_BIT(7)
377
378
%define X86_PDE_AVL_MASK                    (RT_BIT(9) | RT_BIT(10) | RT_BIT(11))
378
379
%define X86_PDE_PG_MASK                     ( 0xfffff000 )
379
 
%if 1
380
 
%define X86_PDE_PAE_PG_MASK                 ( 0x0000fffffffff000 )
381
 
%define X86_PDE_PAE_PG_MASK_FULL            ( 0x000ffffffffff000 )
382
 
%else
383
 
%define X86_PDE_PAE_PG_MASK                 ( 0x000ffffffffff000 )
384
 
%endif
 
380
%define X86_PDE_PAE_PG_MASK                 0x000ffffffffff000
385
381
%define X86_PDE_PAE_NX                      RT_BIT_64(63)
 
382
%define X86_PDE_PAE_MBZ_MASK_NX             0x7ff0000000000080
 
383
%define X86_PDE_PAE_MBZ_MASK_NO_NX          0xfff0000000000080
 
384
%define X86_PDE_LM_MBZ_MASK_NX              0x0000000000000080
 
385
%define X86_PDE_LM_MBZ_MASK_NO_NX           0x8000000000000080
386
386
%define X86_PDE4M_P                         RT_BIT(0)
387
387
%define X86_PDE4M_RW                        RT_BIT(1)
388
388
%define X86_PDE4M_US                        RT_BIT(2)
398
398
%define X86_PDE4M_PG_MASK                   ( 0xffc00000 )
399
399
%define X86_PDE4M_PG_HIGH_MASK              ( 0x001fe000 )
400
400
%define X86_PDE4M_PG_HIGH_SHIFT             19
401
 
%define X86_PDE2M_PAE_PG_MASK               ( 0x000fffffffe00000 )
402
 
%define X86_PDE2M_PAE_NX                    X86_PDE2M_PAE_NX
 
401
%define X86_PDE4M_MBZ_MASK                  RT_BIT_32(21)
 
402
%define X86_PDE2M_PAE_PG_MASK               0x000fffffffe00000
 
403
%define X86_PDE2M_PAE_NX                    RT_BIT_64(63)
 
404
%define X86_PDE2M_PAE_MBZ_MASK_NX           0x7ff00000001fe000
 
405
%define X86_PDE2M_PAE_MBZ_MASK_NO_NX        0xfff00000001fe000
 
406
%define X86_PDE2M_LM_MBZ_MASK_NX            0x00000000001fe000
 
407
%define X86_PDE2M_LM_MBZ_MASK_NO_NX         0x80000000001fe000
403
408
%define X86_PD_SHIFT                        22
404
409
%define X86_PD_MASK                         0x3ff
405
410
%define X86_PD_PAE_SHIFT                    21
410
415
%define X86_PDPE_PWT                        RT_BIT(3)
411
416
%define X86_PDPE_PCD                        RT_BIT(4)
412
417
%define X86_PDPE_A                          RT_BIT(5)
 
418
%define X86_PDPE_LM_PS                      RT_BIT(7)
413
419
%define X86_PDPE_AVL_MASK                   (RT_BIT(9) | RT_BIT(10) | RT_BIT(11))
414
 
%if 1
415
 
%define X86_PDPE_PG_MASK                    ( 0x0000fffffffff000 )
416
 
%define X86_PDPE_PG_MASK_FULL               ( 0x000ffffffffff000 )
417
 
%else
418
 
%define X86_PDPE_PG_MASK                    ( 0x000ffffffffff000 )
419
 
%endif
420
 
%define X86_PDPE_NX                         RT_BIT_64(63)
 
420
%define X86_PDPE_PG_MASK                    0x000ffffffffff000
 
421
%define X86_PDPE_PAE_MBZ_MASK               0xfff00000000001e6
 
422
%define X86_PDPE_LM_NX                      RT_BIT_64(63)
 
423
%define X86_PDPE_LM_MBZ_MASK_NX             0x0000000000000180
 
424
%define X86_PDPE_LM_MBZ_MASK_NO_NX          0x8000000000000180
 
425
%define X86_PDPE1G_LM_MBZ_MASK_NX           0x000000003fffe000
 
426
%define X86_PDPE1G_LM_MBZ_MASK_NO_NX        0x800000003fffe000
421
427
%define X86_PDPT_SHIFT             30
422
428
%define X86_PDPT_MASK_PAE          0x3
423
429
%define X86_PDPT_MASK_AMD64        0x1ff
428
434
%define X86_PML4E_PCD                       RT_BIT(4)
429
435
%define X86_PML4E_A                         RT_BIT(5)
430
436
%define X86_PML4E_AVL_MASK                  (RT_BIT(9) | RT_BIT(10) | RT_BIT(11))
431
 
%if 1
432
 
%define X86_PML4E_PG_MASK                   ( 0x0000fffffffff000 )
433
 
%define X86_PML4E_PG_MASK_FULL              ( 0x000ffffffffff000 )
434
 
%else
435
 
%define X86_PML4E_PG_MASK                   ( 0x000ffffffffff000 )
436
 
%endif
 
437
%define X86_PML4E_PG_MASK                   0x000ffffffffff000
 
438
%define X86_PML4E_MBZ_MASK_NX               0x0000000000000080
 
439
%define X86_PML4E_MBZ_MASK_NO_NX            0x8000000000000080
437
440
%define X86_PML4E_NX                        RT_BIT_64(63)
438
441
%define X86_PML4_SHIFT              39
439
442
%define X86_PML4_MASK               0x1ff