← Back to branch summary

~ubuntu-branches/ubuntu/wily/clamav/wily-proposed

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/include/llvm/Target/TargetSchedule.td

  • Committer: Package Import Robot
  • Author(s): Scott Kitterman, Sebastian Andrzej Siewior, Andreas Cadhalpun, Scott Kitterman, Javier Fernández-Sanguino
  • Date: 2015-01-28 00:25:13 UTC
  • mfrom: (0.48.14 sid)
  • Revision ID: package-import@ubuntu.com-20150128002513-lil2oi74cooy4lzr
Tags: 0.98.6+dfsg-1
http://bugs.debian.org/774686
http://bugs.debian.org/767350
http://bugs.debian.org/775400
http://bugs.debian.org/767353
http://bugs.debian.org/773563
[ Sebastian Andrzej Siewior ]
* update "fix-ssize_t-size_t-off_t-printf-modifier", include of misc.h was
  missing but was pulled in via the systemd patch.
* Don't leak return codes from libmspack to clamav API. (Closes: #774686).

[ Andreas Cadhalpun ]
* Add patch to avoid emitting incremental progress messages when not
  outputting to a terminal. (Closes: #767350)
* Update lintian-overrides for unused-file-paragraph-in-dep5-copyright.
* clamav-base.postinst: always chown /var/log/clamav and /var/lib/clamav
  to clamav:clamav, not only on fresh installations. (Closes: #775400)
* Adapt the clamav-daemon and clamav-freshclam logrotate scripts,
  so that they correctly work under systemd.
* Move the PidFile variable from the clamd/freshclam configuration files
  to the init scripts. This makes the init scripts more robust against
  misconfiguration and avoids error messages with systemd. (Closes: #767353)
* debian/copyright: drop files from Files-Excluded only present in github
  tarballs
* Drop Workaround-a-bug-in-libc-on-Hurd.patch, because hurd got fixed.
  (see #752237)
* debian/rules: Remove useless --with-system-tommath --without-included-ltdl
  configure options.

[ Scott Kitterman ]
* Stop stripping llvm when repacking the tarball as the system llvm on some
  releases is too old to use
* New upstream bugfix release
  - Library shared object revisions.
  - Includes a patch from Sebastian Andrzej Siewior making ClamAV pid files
    compatible with systemd.
  - Fix a heap out of bounds condition with crafted Yoda's crypter files.
    This issue was discovered by Felix Groebert of the Google Security Team.
  - Fix a heap out of bounds condition with crafted mew packer files. This
    issue was discovered by Felix Groebert of the Google Security Team.
  - Fix a heap out of bounds condition with crafted upx packer files. This
    issue was discovered by Kevin Szkudlapski of Quarkslab.
  - Fix a heap out of bounds condition with crafted upack packer files. This
    issue was discovered by Sebastian Andrzej Siewior. CVE-2014-9328.
  - Compensate a crash due to incorrect compiler optimization when handling
    crafted petite packer files. This issue was discovered by Sebastian
    Andrzej Siewior.
* Update lintian override for embedded zlib to match new so version

[ Javier Fernández-Sanguino ]
* Updated Spanish Debconf template translation (Closes: #773563)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/llvm/include/llvm/Target/TargetSchedule.td
 
1
//===- TargetSchedule.td - Target Independent Scheduling ---*- tablegen -*-===//
 
2
// 
 
3
//                     The LLVM Compiler Infrastructure
 
4
//
 
5
// This file is distributed under the University of Illinois Open Source
 
6
// License. See LICENSE.TXT for details.
 
7
// 
 
8
//===----------------------------------------------------------------------===//
 
9
//
 
10
// This file defines the target-independent scheduling interfaces which should
 
11
// be implemented by each target which is using TableGen based scheduling.
 
12
//
 
13
//===----------------------------------------------------------------------===//
 
14
 
 
15
//===----------------------------------------------------------------------===//
 
16
// Processor functional unit - These values represent the function units
 
17
// available across all chip sets for the target.  Eg., IntUnit, FPUnit, ...
 
18
// These may be independent values for each chip set or may be shared across
 
19
// all chip sets of the target.  Each functional unit is treated as a resource
 
20
// during scheduling and has an affect instruction order based on availability
 
21
// during a time interval.
 
22
//  
 
23
class FuncUnit;
 
24
 
 
25
class ReservationKind<bits<1> val> {
 
26
  int Value = val;
 
27
}
 
28
 
 
29
def Required : ReservationKind<0>;
 
30
def Reserved : ReservationKind<1>;
 
31
 
 
32
//===----------------------------------------------------------------------===//
 
33
// Instruction stage - These values represent a non-pipelined step in
 
34
// the execution of an instruction.  Cycles represents the number of
 
35
// discrete time slots needed to complete the stage.  Units represent
 
36
// the choice of functional units that can be used to complete the
 
37
// stage.  Eg. IntUnit1, IntUnit2. NextCycles indicates how many
 
38
// cycles should elapse from the start of this stage to the start of
 
39
// the next stage in the itinerary.  For example:
 
40
//
 
41
// A stage is specified in one of two ways:
 
42
//
 
43
//   InstrStage<1, [FU_x, FU_y]>     - TimeInc defaults to Cycles
 
44
//   InstrStage<1, [FU_x, FU_y], 0>  - TimeInc explicit
 
45
//
 
46
 
 
47
class InstrStage<int cycles, list<FuncUnit> units,
 
48
                 int timeinc = -1,
 
49
                 ReservationKind kind = Required> {
 
50
  int Cycles          = cycles;       // length of stage in machine cycles
 
51
  list<FuncUnit> Units = units;       // choice of functional units
 
52
  int TimeInc         = timeinc;      // cycles till start of next stage
 
53
  int Kind            = kind.Value;   // kind of FU reservation
 
54
}
 
55
 
 
56
//===----------------------------------------------------------------------===//
 
57
// Instruction itinerary - An itinerary represents a sequential series of steps
 
58
// required to complete an instruction.  Itineraries are represented as lists of
 
59
// instruction stages.
 
60
//
 
61
 
 
62
//===----------------------------------------------------------------------===//
 
63
// Instruction itinerary classes - These values represent 'named' instruction
 
64
// itinerary.  Using named itineraries simplifies managing groups of
 
65
// instructions across chip sets.  An instruction uses the same itinerary class
 
66
// across all chip sets.  Thus a new chip set can be added without modifying
 
67
// instruction information.
 
68
//
 
69
class InstrItinClass;
 
70
def NoItinerary : InstrItinClass;
 
71
 
 
72
//===----------------------------------------------------------------------===//
 
73
// Instruction itinerary data - These values provide a runtime map of an 
 
74
// instruction itinerary class (name) to its itinerary data.
 
75
//
 
76
class InstrItinData<InstrItinClass Class, list<InstrStage> stages,
 
77
                    list<int> operandcycles = []> {
 
78
  InstrItinClass TheClass = Class;
 
79
  list<InstrStage> Stages = stages;
 
80
  list<int> OperandCycles = operandcycles;
 
81
}
 
82
 
 
83
//===----------------------------------------------------------------------===//
 
84
// Processor itineraries - These values represent the set of all itinerary
 
85
// classes for a given chip set.
 
86
//
 
87
class ProcessorItineraries<list<FuncUnit> fu, list<InstrItinData> iid> {
 
88
  list<FuncUnit> FU = fu;
 
89
  list<InstrItinData> IID = iid;
 
90
}
 
91
 
 
92
// NoItineraries - A marker that can be used by processors without schedule
 
93
// info.
 
94
def NoItineraries : ProcessorItineraries<[], []>;
 
95