1
#ifndef _GPIO_REG_REG_H_
2
#define _GPIO_REG_REG_H_
4
#define GPIO_OUT_ADDRESS 0x00000000
5
#define GPIO_OUT_OFFSET 0x00000000
6
#define GPIO_OUT_DATA_MSB 17
7
#define GPIO_OUT_DATA_LSB 0
8
#define GPIO_OUT_DATA_MASK 0x0003ffff
9
#define GPIO_OUT_DATA_GET(x) (((x) & GPIO_OUT_DATA_MASK) >> GPIO_OUT_DATA_LSB)
10
#define GPIO_OUT_DATA_SET(x) (((x) << GPIO_OUT_DATA_LSB) & GPIO_OUT_DATA_MASK)
12
#define GPIO_OUT_W1TS_ADDRESS 0x00000004
13
#define GPIO_OUT_W1TS_OFFSET 0x00000004
14
#define GPIO_OUT_W1TS_DATA_MSB 17
15
#define GPIO_OUT_W1TS_DATA_LSB 0
16
#define GPIO_OUT_W1TS_DATA_MASK 0x0003ffff
17
#define GPIO_OUT_W1TS_DATA_GET(x) (((x) & GPIO_OUT_W1TS_DATA_MASK) >> GPIO_OUT_W1TS_DATA_LSB)
18
#define GPIO_OUT_W1TS_DATA_SET(x) (((x) << GPIO_OUT_W1TS_DATA_LSB) & GPIO_OUT_W1TS_DATA_MASK)
20
#define GPIO_OUT_W1TC_ADDRESS 0x00000008
21
#define GPIO_OUT_W1TC_OFFSET 0x00000008
22
#define GPIO_OUT_W1TC_DATA_MSB 17
23
#define GPIO_OUT_W1TC_DATA_LSB 0
24
#define GPIO_OUT_W1TC_DATA_MASK 0x0003ffff
25
#define GPIO_OUT_W1TC_DATA_GET(x) (((x) & GPIO_OUT_W1TC_DATA_MASK) >> GPIO_OUT_W1TC_DATA_LSB)
26
#define GPIO_OUT_W1TC_DATA_SET(x) (((x) << GPIO_OUT_W1TC_DATA_LSB) & GPIO_OUT_W1TC_DATA_MASK)
28
#define GPIO_ENABLE_ADDRESS 0x0000000c
29
#define GPIO_ENABLE_OFFSET 0x0000000c
30
#define GPIO_ENABLE_DATA_MSB 17
31
#define GPIO_ENABLE_DATA_LSB 0
32
#define GPIO_ENABLE_DATA_MASK 0x0003ffff
33
#define GPIO_ENABLE_DATA_GET(x) (((x) & GPIO_ENABLE_DATA_MASK) >> GPIO_ENABLE_DATA_LSB)
34
#define GPIO_ENABLE_DATA_SET(x) (((x) << GPIO_ENABLE_DATA_LSB) & GPIO_ENABLE_DATA_MASK)
36
#define GPIO_ENABLE_W1TS_ADDRESS 0x00000010
37
#define GPIO_ENABLE_W1TS_OFFSET 0x00000010
38
#define GPIO_ENABLE_W1TS_DATA_MSB 17
39
#define GPIO_ENABLE_W1TS_DATA_LSB 0
40
#define GPIO_ENABLE_W1TS_DATA_MASK 0x0003ffff
41
#define GPIO_ENABLE_W1TS_DATA_GET(x) (((x) & GPIO_ENABLE_W1TS_DATA_MASK) >> GPIO_ENABLE_W1TS_DATA_LSB)
42
#define GPIO_ENABLE_W1TS_DATA_SET(x) (((x) << GPIO_ENABLE_W1TS_DATA_LSB) & GPIO_ENABLE_W1TS_DATA_MASK)
44
#define GPIO_ENABLE_W1TC_ADDRESS 0x00000014
45
#define GPIO_ENABLE_W1TC_OFFSET 0x00000014
46
#define GPIO_ENABLE_W1TC_DATA_MSB 17
47
#define GPIO_ENABLE_W1TC_DATA_LSB 0
48
#define GPIO_ENABLE_W1TC_DATA_MASK 0x0003ffff
49
#define GPIO_ENABLE_W1TC_DATA_GET(x) (((x) & GPIO_ENABLE_W1TC_DATA_MASK) >> GPIO_ENABLE_W1TC_DATA_LSB)
50
#define GPIO_ENABLE_W1TC_DATA_SET(x) (((x) << GPIO_ENABLE_W1TC_DATA_LSB) & GPIO_ENABLE_W1TC_DATA_MASK)
52
#define GPIO_IN_ADDRESS 0x00000018
53
#define GPIO_IN_OFFSET 0x00000018
54
#define GPIO_IN_DATA_MSB 17
55
#define GPIO_IN_DATA_LSB 0
56
#define GPIO_IN_DATA_MASK 0x0003ffff
57
#define GPIO_IN_DATA_GET(x) (((x) & GPIO_IN_DATA_MASK) >> GPIO_IN_DATA_LSB)
58
#define GPIO_IN_DATA_SET(x) (((x) << GPIO_IN_DATA_LSB) & GPIO_IN_DATA_MASK)
60
#define GPIO_STATUS_ADDRESS 0x0000001c
61
#define GPIO_STATUS_OFFSET 0x0000001c
62
#define GPIO_STATUS_INTERRUPT_MSB 17
63
#define GPIO_STATUS_INTERRUPT_LSB 0
64
#define GPIO_STATUS_INTERRUPT_MASK 0x0003ffff
65
#define GPIO_STATUS_INTERRUPT_GET(x) (((x) & GPIO_STATUS_INTERRUPT_MASK) >> GPIO_STATUS_INTERRUPT_LSB)
66
#define GPIO_STATUS_INTERRUPT_SET(x) (((x) << GPIO_STATUS_INTERRUPT_LSB) & GPIO_STATUS_INTERRUPT_MASK)
68
#define GPIO_STATUS_W1TS_ADDRESS 0x00000020
69
#define GPIO_STATUS_W1TS_OFFSET 0x00000020
70
#define GPIO_STATUS_W1TS_INTERRUPT_MSB 17
71
#define GPIO_STATUS_W1TS_INTERRUPT_LSB 0
72
#define GPIO_STATUS_W1TS_INTERRUPT_MASK 0x0003ffff
73
#define GPIO_STATUS_W1TS_INTERRUPT_GET(x) (((x) & GPIO_STATUS_W1TS_INTERRUPT_MASK) >> GPIO_STATUS_W1TS_INTERRUPT_LSB)
74
#define GPIO_STATUS_W1TS_INTERRUPT_SET(x) (((x) << GPIO_STATUS_W1TS_INTERRUPT_LSB) & GPIO_STATUS_W1TS_INTERRUPT_MASK)
76
#define GPIO_STATUS_W1TC_ADDRESS 0x00000024
77
#define GPIO_STATUS_W1TC_OFFSET 0x00000024
78
#define GPIO_STATUS_W1TC_INTERRUPT_MSB 17
79
#define GPIO_STATUS_W1TC_INTERRUPT_LSB 0
80
#define GPIO_STATUS_W1TC_INTERRUPT_MASK 0x0003ffff
81
#define GPIO_STATUS_W1TC_INTERRUPT_GET(x) (((x) & GPIO_STATUS_W1TC_INTERRUPT_MASK) >> GPIO_STATUS_W1TC_INTERRUPT_LSB)
82
#define GPIO_STATUS_W1TC_INTERRUPT_SET(x) (((x) << GPIO_STATUS_W1TC_INTERRUPT_LSB) & GPIO_STATUS_W1TC_INTERRUPT_MASK)
84
#define GPIO_PIN0_ADDRESS 0x00000028
85
#define GPIO_PIN0_OFFSET 0x00000028
86
#define GPIO_PIN0_CONFIG_MSB 12
87
#define GPIO_PIN0_CONFIG_LSB 11
88
#define GPIO_PIN0_CONFIG_MASK 0x00001800
89
#define GPIO_PIN0_CONFIG_GET(x) (((x) & GPIO_PIN0_CONFIG_MASK) >> GPIO_PIN0_CONFIG_LSB)
90
#define GPIO_PIN0_CONFIG_SET(x) (((x) << GPIO_PIN0_CONFIG_LSB) & GPIO_PIN0_CONFIG_MASK)
91
#define GPIO_PIN0_WAKEUP_ENABLE_MSB 10
92
#define GPIO_PIN0_WAKEUP_ENABLE_LSB 10
93
#define GPIO_PIN0_WAKEUP_ENABLE_MASK 0x00000400
94
#define GPIO_PIN0_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN0_WAKEUP_ENABLE_MASK) >> GPIO_PIN0_WAKEUP_ENABLE_LSB)
95
#define GPIO_PIN0_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN0_WAKEUP_ENABLE_LSB) & GPIO_PIN0_WAKEUP_ENABLE_MASK)
96
#define GPIO_PIN0_INT_TYPE_MSB 9
97
#define GPIO_PIN0_INT_TYPE_LSB 7
98
#define GPIO_PIN0_INT_TYPE_MASK 0x00000380
99
#define GPIO_PIN0_INT_TYPE_GET(x) (((x) & GPIO_PIN0_INT_TYPE_MASK) >> GPIO_PIN0_INT_TYPE_LSB)
100
#define GPIO_PIN0_INT_TYPE_SET(x) (((x) << GPIO_PIN0_INT_TYPE_LSB) & GPIO_PIN0_INT_TYPE_MASK)
101
#define GPIO_PIN0_PAD_DRIVER_MSB 2
102
#define GPIO_PIN0_PAD_DRIVER_LSB 2
103
#define GPIO_PIN0_PAD_DRIVER_MASK 0x00000004
104
#define GPIO_PIN0_PAD_DRIVER_GET(x) (((x) & GPIO_PIN0_PAD_DRIVER_MASK) >> GPIO_PIN0_PAD_DRIVER_LSB)
105
#define GPIO_PIN0_PAD_DRIVER_SET(x) (((x) << GPIO_PIN0_PAD_DRIVER_LSB) & GPIO_PIN0_PAD_DRIVER_MASK)
106
#define GPIO_PIN0_SOURCE_MSB 0
107
#define GPIO_PIN0_SOURCE_LSB 0
108
#define GPIO_PIN0_SOURCE_MASK 0x00000001
109
#define GPIO_PIN0_SOURCE_GET(x) (((x) & GPIO_PIN0_SOURCE_MASK) >> GPIO_PIN0_SOURCE_LSB)
110
#define GPIO_PIN0_SOURCE_SET(x) (((x) << GPIO_PIN0_SOURCE_LSB) & GPIO_PIN0_SOURCE_MASK)
112
#define GPIO_PIN1_ADDRESS 0x0000002c
113
#define GPIO_PIN1_OFFSET 0x0000002c
114
#define GPIO_PIN1_CONFIG_MSB 12
115
#define GPIO_PIN1_CONFIG_LSB 11
116
#define GPIO_PIN1_CONFIG_MASK 0x00001800
117
#define GPIO_PIN1_CONFIG_GET(x) (((x) & GPIO_PIN1_CONFIG_MASK) >> GPIO_PIN1_CONFIG_LSB)
118
#define GPIO_PIN1_CONFIG_SET(x) (((x) << GPIO_PIN1_CONFIG_LSB) & GPIO_PIN1_CONFIG_MASK)
119
#define GPIO_PIN1_WAKEUP_ENABLE_MSB 10
120
#define GPIO_PIN1_WAKEUP_ENABLE_LSB 10
121
#define GPIO_PIN1_WAKEUP_ENABLE_MASK 0x00000400
122
#define GPIO_PIN1_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN1_WAKEUP_ENABLE_MASK) >> GPIO_PIN1_WAKEUP_ENABLE_LSB)
123
#define GPIO_PIN1_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN1_WAKEUP_ENABLE_LSB) & GPIO_PIN1_WAKEUP_ENABLE_MASK)
124
#define GPIO_PIN1_INT_TYPE_MSB 9
125
#define GPIO_PIN1_INT_TYPE_LSB 7
126
#define GPIO_PIN1_INT_TYPE_MASK 0x00000380
127
#define GPIO_PIN1_INT_TYPE_GET(x) (((x) & GPIO_PIN1_INT_TYPE_MASK) >> GPIO_PIN1_INT_TYPE_LSB)
128
#define GPIO_PIN1_INT_TYPE_SET(x) (((x) << GPIO_PIN1_INT_TYPE_LSB) & GPIO_PIN1_INT_TYPE_MASK)
129
#define GPIO_PIN1_PAD_DRIVER_MSB 2
130
#define GPIO_PIN1_PAD_DRIVER_LSB 2
131
#define GPIO_PIN1_PAD_DRIVER_MASK 0x00000004
132
#define GPIO_PIN1_PAD_DRIVER_GET(x) (((x) & GPIO_PIN1_PAD_DRIVER_MASK) >> GPIO_PIN1_PAD_DRIVER_LSB)
133
#define GPIO_PIN1_PAD_DRIVER_SET(x) (((x) << GPIO_PIN1_PAD_DRIVER_LSB) & GPIO_PIN1_PAD_DRIVER_MASK)
134
#define GPIO_PIN1_SOURCE_MSB 0
135
#define GPIO_PIN1_SOURCE_LSB 0
136
#define GPIO_PIN1_SOURCE_MASK 0x00000001
137
#define GPIO_PIN1_SOURCE_GET(x) (((x) & GPIO_PIN1_SOURCE_MASK) >> GPIO_PIN1_SOURCE_LSB)
138
#define GPIO_PIN1_SOURCE_SET(x) (((x) << GPIO_PIN1_SOURCE_LSB) & GPIO_PIN1_SOURCE_MASK)
140
#define GPIO_PIN2_ADDRESS 0x00000030
141
#define GPIO_PIN2_OFFSET 0x00000030
142
#define GPIO_PIN2_CONFIG_MSB 12
143
#define GPIO_PIN2_CONFIG_LSB 11
144
#define GPIO_PIN2_CONFIG_MASK 0x00001800
145
#define GPIO_PIN2_CONFIG_GET(x) (((x) & GPIO_PIN2_CONFIG_MASK) >> GPIO_PIN2_CONFIG_LSB)
146
#define GPIO_PIN2_CONFIG_SET(x) (((x) << GPIO_PIN2_CONFIG_LSB) & GPIO_PIN2_CONFIG_MASK)
147
#define GPIO_PIN2_WAKEUP_ENABLE_MSB 10
148
#define GPIO_PIN2_WAKEUP_ENABLE_LSB 10
149
#define GPIO_PIN2_WAKEUP_ENABLE_MASK 0x00000400
150
#define GPIO_PIN2_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN2_WAKEUP_ENABLE_MASK) >> GPIO_PIN2_WAKEUP_ENABLE_LSB)
151
#define GPIO_PIN2_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN2_WAKEUP_ENABLE_LSB) & GPIO_PIN2_WAKEUP_ENABLE_MASK)
152
#define GPIO_PIN2_INT_TYPE_MSB 9
153
#define GPIO_PIN2_INT_TYPE_LSB 7
154
#define GPIO_PIN2_INT_TYPE_MASK 0x00000380
155
#define GPIO_PIN2_INT_TYPE_GET(x) (((x) & GPIO_PIN2_INT_TYPE_MASK) >> GPIO_PIN2_INT_TYPE_LSB)
156
#define GPIO_PIN2_INT_TYPE_SET(x) (((x) << GPIO_PIN2_INT_TYPE_LSB) & GPIO_PIN2_INT_TYPE_MASK)
157
#define GPIO_PIN2_PAD_DRIVER_MSB 2
158
#define GPIO_PIN2_PAD_DRIVER_LSB 2
159
#define GPIO_PIN2_PAD_DRIVER_MASK 0x00000004
160
#define GPIO_PIN2_PAD_DRIVER_GET(x) (((x) & GPIO_PIN2_PAD_DRIVER_MASK) >> GPIO_PIN2_PAD_DRIVER_LSB)
161
#define GPIO_PIN2_PAD_DRIVER_SET(x) (((x) << GPIO_PIN2_PAD_DRIVER_LSB) & GPIO_PIN2_PAD_DRIVER_MASK)
162
#define GPIO_PIN2_SOURCE_MSB 0
163
#define GPIO_PIN2_SOURCE_LSB 0
164
#define GPIO_PIN2_SOURCE_MASK 0x00000001
165
#define GPIO_PIN2_SOURCE_GET(x) (((x) & GPIO_PIN2_SOURCE_MASK) >> GPIO_PIN2_SOURCE_LSB)
166
#define GPIO_PIN2_SOURCE_SET(x) (((x) << GPIO_PIN2_SOURCE_LSB) & GPIO_PIN2_SOURCE_MASK)
168
#define GPIO_PIN3_ADDRESS 0x00000034
169
#define GPIO_PIN3_OFFSET 0x00000034
170
#define GPIO_PIN3_CONFIG_MSB 12
171
#define GPIO_PIN3_CONFIG_LSB 11
172
#define GPIO_PIN3_CONFIG_MASK 0x00001800
173
#define GPIO_PIN3_CONFIG_GET(x) (((x) & GPIO_PIN3_CONFIG_MASK) >> GPIO_PIN3_CONFIG_LSB)
174
#define GPIO_PIN3_CONFIG_SET(x) (((x) << GPIO_PIN3_CONFIG_LSB) & GPIO_PIN3_CONFIG_MASK)
175
#define GPIO_PIN3_WAKEUP_ENABLE_MSB 10
176
#define GPIO_PIN3_WAKEUP_ENABLE_LSB 10
177
#define GPIO_PIN3_WAKEUP_ENABLE_MASK 0x00000400
178
#define GPIO_PIN3_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN3_WAKEUP_ENABLE_MASK) >> GPIO_PIN3_WAKEUP_ENABLE_LSB)
179
#define GPIO_PIN3_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN3_WAKEUP_ENABLE_LSB) & GPIO_PIN3_WAKEUP_ENABLE_MASK)
180
#define GPIO_PIN3_INT_TYPE_MSB 9
181
#define GPIO_PIN3_INT_TYPE_LSB 7
182
#define GPIO_PIN3_INT_TYPE_MASK 0x00000380
183
#define GPIO_PIN3_INT_TYPE_GET(x) (((x) & GPIO_PIN3_INT_TYPE_MASK) >> GPIO_PIN3_INT_TYPE_LSB)
184
#define GPIO_PIN3_INT_TYPE_SET(x) (((x) << GPIO_PIN3_INT_TYPE_LSB) & GPIO_PIN3_INT_TYPE_MASK)
185
#define GPIO_PIN3_PAD_DRIVER_MSB 2
186
#define GPIO_PIN3_PAD_DRIVER_LSB 2
187
#define GPIO_PIN3_PAD_DRIVER_MASK 0x00000004
188
#define GPIO_PIN3_PAD_DRIVER_GET(x) (((x) & GPIO_PIN3_PAD_DRIVER_MASK) >> GPIO_PIN3_PAD_DRIVER_LSB)
189
#define GPIO_PIN3_PAD_DRIVER_SET(x) (((x) << GPIO_PIN3_PAD_DRIVER_LSB) & GPIO_PIN3_PAD_DRIVER_MASK)
190
#define GPIO_PIN3_SOURCE_MSB 0
191
#define GPIO_PIN3_SOURCE_LSB 0
192
#define GPIO_PIN3_SOURCE_MASK 0x00000001
193
#define GPIO_PIN3_SOURCE_GET(x) (((x) & GPIO_PIN3_SOURCE_MASK) >> GPIO_PIN3_SOURCE_LSB)
194
#define GPIO_PIN3_SOURCE_SET(x) (((x) << GPIO_PIN3_SOURCE_LSB) & GPIO_PIN3_SOURCE_MASK)
196
#define GPIO_PIN4_ADDRESS 0x00000038
197
#define GPIO_PIN4_OFFSET 0x00000038
198
#define GPIO_PIN4_CONFIG_MSB 12
199
#define GPIO_PIN4_CONFIG_LSB 11
200
#define GPIO_PIN4_CONFIG_MASK 0x00001800
201
#define GPIO_PIN4_CONFIG_GET(x) (((x) & GPIO_PIN4_CONFIG_MASK) >> GPIO_PIN4_CONFIG_LSB)
202
#define GPIO_PIN4_CONFIG_SET(x) (((x) << GPIO_PIN4_CONFIG_LSB) & GPIO_PIN4_CONFIG_MASK)
203
#define GPIO_PIN4_WAKEUP_ENABLE_MSB 10
204
#define GPIO_PIN4_WAKEUP_ENABLE_LSB 10
205
#define GPIO_PIN4_WAKEUP_ENABLE_MASK 0x00000400
206
#define GPIO_PIN4_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN4_WAKEUP_ENABLE_MASK) >> GPIO_PIN4_WAKEUP_ENABLE_LSB)
207
#define GPIO_PIN4_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN4_WAKEUP_ENABLE_LSB) & GPIO_PIN4_WAKEUP_ENABLE_MASK)
208
#define GPIO_PIN4_INT_TYPE_MSB 9
209
#define GPIO_PIN4_INT_TYPE_LSB 7
210
#define GPIO_PIN4_INT_TYPE_MASK 0x00000380
211
#define GPIO_PIN4_INT_TYPE_GET(x) (((x) & GPIO_PIN4_INT_TYPE_MASK) >> GPIO_PIN4_INT_TYPE_LSB)
212
#define GPIO_PIN4_INT_TYPE_SET(x) (((x) << GPIO_PIN4_INT_TYPE_LSB) & GPIO_PIN4_INT_TYPE_MASK)
213
#define GPIO_PIN4_PAD_DRIVER_MSB 2
214
#define GPIO_PIN4_PAD_DRIVER_LSB 2
215
#define GPIO_PIN4_PAD_DRIVER_MASK 0x00000004
216
#define GPIO_PIN4_PAD_DRIVER_GET(x) (((x) & GPIO_PIN4_PAD_DRIVER_MASK) >> GPIO_PIN4_PAD_DRIVER_LSB)
217
#define GPIO_PIN4_PAD_DRIVER_SET(x) (((x) << GPIO_PIN4_PAD_DRIVER_LSB) & GPIO_PIN4_PAD_DRIVER_MASK)
218
#define GPIO_PIN4_SOURCE_MSB 0
219
#define GPIO_PIN4_SOURCE_LSB 0
220
#define GPIO_PIN4_SOURCE_MASK 0x00000001
221
#define GPIO_PIN4_SOURCE_GET(x) (((x) & GPIO_PIN4_SOURCE_MASK) >> GPIO_PIN4_SOURCE_LSB)
222
#define GPIO_PIN4_SOURCE_SET(x) (((x) << GPIO_PIN4_SOURCE_LSB) & GPIO_PIN4_SOURCE_MASK)
224
#define GPIO_PIN5_ADDRESS 0x0000003c
225
#define GPIO_PIN5_OFFSET 0x0000003c
226
#define GPIO_PIN5_CONFIG_MSB 12
227
#define GPIO_PIN5_CONFIG_LSB 11
228
#define GPIO_PIN5_CONFIG_MASK 0x00001800
229
#define GPIO_PIN5_CONFIG_GET(x) (((x) & GPIO_PIN5_CONFIG_MASK) >> GPIO_PIN5_CONFIG_LSB)
230
#define GPIO_PIN5_CONFIG_SET(x) (((x) << GPIO_PIN5_CONFIG_LSB) & GPIO_PIN5_CONFIG_MASK)
231
#define GPIO_PIN5_WAKEUP_ENABLE_MSB 10
232
#define GPIO_PIN5_WAKEUP_ENABLE_LSB 10
233
#define GPIO_PIN5_WAKEUP_ENABLE_MASK 0x00000400
234
#define GPIO_PIN5_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN5_WAKEUP_ENABLE_MASK) >> GPIO_PIN5_WAKEUP_ENABLE_LSB)
235
#define GPIO_PIN5_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN5_WAKEUP_ENABLE_LSB) & GPIO_PIN5_WAKEUP_ENABLE_MASK)
236
#define GPIO_PIN5_INT_TYPE_MSB 9
237
#define GPIO_PIN5_INT_TYPE_LSB 7
238
#define GPIO_PIN5_INT_TYPE_MASK 0x00000380
239
#define GPIO_PIN5_INT_TYPE_GET(x) (((x) & GPIO_PIN5_INT_TYPE_MASK) >> GPIO_PIN5_INT_TYPE_LSB)
240
#define GPIO_PIN5_INT_TYPE_SET(x) (((x) << GPIO_PIN5_INT_TYPE_LSB) & GPIO_PIN5_INT_TYPE_MASK)
241
#define GPIO_PIN5_PAD_DRIVER_MSB 2
242
#define GPIO_PIN5_PAD_DRIVER_LSB 2
243
#define GPIO_PIN5_PAD_DRIVER_MASK 0x00000004
244
#define GPIO_PIN5_PAD_DRIVER_GET(x) (((x) & GPIO_PIN5_PAD_DRIVER_MASK) >> GPIO_PIN5_PAD_DRIVER_LSB)
245
#define GPIO_PIN5_PAD_DRIVER_SET(x) (((x) << GPIO_PIN5_PAD_DRIVER_LSB) & GPIO_PIN5_PAD_DRIVER_MASK)
246
#define GPIO_PIN5_SOURCE_MSB 0
247
#define GPIO_PIN5_SOURCE_LSB 0
248
#define GPIO_PIN5_SOURCE_MASK 0x00000001
249
#define GPIO_PIN5_SOURCE_GET(x) (((x) & GPIO_PIN5_SOURCE_MASK) >> GPIO_PIN5_SOURCE_LSB)
250
#define GPIO_PIN5_SOURCE_SET(x) (((x) << GPIO_PIN5_SOURCE_LSB) & GPIO_PIN5_SOURCE_MASK)
252
#define GPIO_PIN6_ADDRESS 0x00000040
253
#define GPIO_PIN6_OFFSET 0x00000040
254
#define GPIO_PIN6_CONFIG_MSB 12
255
#define GPIO_PIN6_CONFIG_LSB 11
256
#define GPIO_PIN6_CONFIG_MASK 0x00001800
257
#define GPIO_PIN6_CONFIG_GET(x) (((x) & GPIO_PIN6_CONFIG_MASK) >> GPIO_PIN6_CONFIG_LSB)
258
#define GPIO_PIN6_CONFIG_SET(x) (((x) << GPIO_PIN6_CONFIG_LSB) & GPIO_PIN6_CONFIG_MASK)
259
#define GPIO_PIN6_WAKEUP_ENABLE_MSB 10
260
#define GPIO_PIN6_WAKEUP_ENABLE_LSB 10
261
#define GPIO_PIN6_WAKEUP_ENABLE_MASK 0x00000400
262
#define GPIO_PIN6_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN6_WAKEUP_ENABLE_MASK) >> GPIO_PIN6_WAKEUP_ENABLE_LSB)
263
#define GPIO_PIN6_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN6_WAKEUP_ENABLE_LSB) & GPIO_PIN6_WAKEUP_ENABLE_MASK)
264
#define GPIO_PIN6_INT_TYPE_MSB 9
265
#define GPIO_PIN6_INT_TYPE_LSB 7
266
#define GPIO_PIN6_INT_TYPE_MASK 0x00000380
267
#define GPIO_PIN6_INT_TYPE_GET(x) (((x) & GPIO_PIN6_INT_TYPE_MASK) >> GPIO_PIN6_INT_TYPE_LSB)
268
#define GPIO_PIN6_INT_TYPE_SET(x) (((x) << GPIO_PIN6_INT_TYPE_LSB) & GPIO_PIN6_INT_TYPE_MASK)
269
#define GPIO_PIN6_PAD_DRIVER_MSB 2
270
#define GPIO_PIN6_PAD_DRIVER_LSB 2
271
#define GPIO_PIN6_PAD_DRIVER_MASK 0x00000004
272
#define GPIO_PIN6_PAD_DRIVER_GET(x) (((x) & GPIO_PIN6_PAD_DRIVER_MASK) >> GPIO_PIN6_PAD_DRIVER_LSB)
273
#define GPIO_PIN6_PAD_DRIVER_SET(x) (((x) << GPIO_PIN6_PAD_DRIVER_LSB) & GPIO_PIN6_PAD_DRIVER_MASK)
274
#define GPIO_PIN6_SOURCE_MSB 0
275
#define GPIO_PIN6_SOURCE_LSB 0
276
#define GPIO_PIN6_SOURCE_MASK 0x00000001
277
#define GPIO_PIN6_SOURCE_GET(x) (((x) & GPIO_PIN6_SOURCE_MASK) >> GPIO_PIN6_SOURCE_LSB)
278
#define GPIO_PIN6_SOURCE_SET(x) (((x) << GPIO_PIN6_SOURCE_LSB) & GPIO_PIN6_SOURCE_MASK)
280
#define GPIO_PIN7_ADDRESS 0x00000044
281
#define GPIO_PIN7_OFFSET 0x00000044
282
#define GPIO_PIN7_CONFIG_MSB 12
283
#define GPIO_PIN7_CONFIG_LSB 11
284
#define GPIO_PIN7_CONFIG_MASK 0x00001800
285
#define GPIO_PIN7_CONFIG_GET(x) (((x) & GPIO_PIN7_CONFIG_MASK) >> GPIO_PIN7_CONFIG_LSB)
286
#define GPIO_PIN7_CONFIG_SET(x) (((x) << GPIO_PIN7_CONFIG_LSB) & GPIO_PIN7_CONFIG_MASK)
287
#define GPIO_PIN7_WAKEUP_ENABLE_MSB 10
288
#define GPIO_PIN7_WAKEUP_ENABLE_LSB 10
289
#define GPIO_PIN7_WAKEUP_ENABLE_MASK 0x00000400
290
#define GPIO_PIN7_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN7_WAKEUP_ENABLE_MASK) >> GPIO_PIN7_WAKEUP_ENABLE_LSB)
291
#define GPIO_PIN7_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN7_WAKEUP_ENABLE_LSB) & GPIO_PIN7_WAKEUP_ENABLE_MASK)
292
#define GPIO_PIN7_INT_TYPE_MSB 9
293
#define GPIO_PIN7_INT_TYPE_LSB 7
294
#define GPIO_PIN7_INT_TYPE_MASK 0x00000380
295
#define GPIO_PIN7_INT_TYPE_GET(x) (((x) & GPIO_PIN7_INT_TYPE_MASK) >> GPIO_PIN7_INT_TYPE_LSB)
296
#define GPIO_PIN7_INT_TYPE_SET(x) (((x) << GPIO_PIN7_INT_TYPE_LSB) & GPIO_PIN7_INT_TYPE_MASK)
297
#define GPIO_PIN7_PAD_DRIVER_MSB 2
298
#define GPIO_PIN7_PAD_DRIVER_LSB 2
299
#define GPIO_PIN7_PAD_DRIVER_MASK 0x00000004
300
#define GPIO_PIN7_PAD_DRIVER_GET(x) (((x) & GPIO_PIN7_PAD_DRIVER_MASK) >> GPIO_PIN7_PAD_DRIVER_LSB)
301
#define GPIO_PIN7_PAD_DRIVER_SET(x) (((x) << GPIO_PIN7_PAD_DRIVER_LSB) & GPIO_PIN7_PAD_DRIVER_MASK)
302
#define GPIO_PIN7_SOURCE_MSB 0
303
#define GPIO_PIN7_SOURCE_LSB 0
304
#define GPIO_PIN7_SOURCE_MASK 0x00000001
305
#define GPIO_PIN7_SOURCE_GET(x) (((x) & GPIO_PIN7_SOURCE_MASK) >> GPIO_PIN7_SOURCE_LSB)
306
#define GPIO_PIN7_SOURCE_SET(x) (((x) << GPIO_PIN7_SOURCE_LSB) & GPIO_PIN7_SOURCE_MASK)
308
#define GPIO_PIN8_ADDRESS 0x00000048
309
#define GPIO_PIN8_OFFSET 0x00000048
310
#define GPIO_PIN8_CONFIG_MSB 12
311
#define GPIO_PIN8_CONFIG_LSB 11
312
#define GPIO_PIN8_CONFIG_MASK 0x00001800
313
#define GPIO_PIN8_CONFIG_GET(x) (((x) & GPIO_PIN8_CONFIG_MASK) >> GPIO_PIN8_CONFIG_LSB)
314
#define GPIO_PIN8_CONFIG_SET(x) (((x) << GPIO_PIN8_CONFIG_LSB) & GPIO_PIN8_CONFIG_MASK)
315
#define GPIO_PIN8_WAKEUP_ENABLE_MSB 10
316
#define GPIO_PIN8_WAKEUP_ENABLE_LSB 10
317
#define GPIO_PIN8_WAKEUP_ENABLE_MASK 0x00000400
318
#define GPIO_PIN8_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN8_WAKEUP_ENABLE_MASK) >> GPIO_PIN8_WAKEUP_ENABLE_LSB)
319
#define GPIO_PIN8_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN8_WAKEUP_ENABLE_LSB) & GPIO_PIN8_WAKEUP_ENABLE_MASK)
320
#define GPIO_PIN8_INT_TYPE_MSB 9
321
#define GPIO_PIN8_INT_TYPE_LSB 7
322
#define GPIO_PIN8_INT_TYPE_MASK 0x00000380
323
#define GPIO_PIN8_INT_TYPE_GET(x) (((x) & GPIO_PIN8_INT_TYPE_MASK) >> GPIO_PIN8_INT_TYPE_LSB)
324
#define GPIO_PIN8_INT_TYPE_SET(x) (((x) << GPIO_PIN8_INT_TYPE_LSB) & GPIO_PIN8_INT_TYPE_MASK)
325
#define GPIO_PIN8_PAD_DRIVER_MSB 2
326
#define GPIO_PIN8_PAD_DRIVER_LSB 2
327
#define GPIO_PIN8_PAD_DRIVER_MASK 0x00000004
328
#define GPIO_PIN8_PAD_DRIVER_GET(x) (((x) & GPIO_PIN8_PAD_DRIVER_MASK) >> GPIO_PIN8_PAD_DRIVER_LSB)
329
#define GPIO_PIN8_PAD_DRIVER_SET(x) (((x) << GPIO_PIN8_PAD_DRIVER_LSB) & GPIO_PIN8_PAD_DRIVER_MASK)
330
#define GPIO_PIN8_SOURCE_MSB 0
331
#define GPIO_PIN8_SOURCE_LSB 0
332
#define GPIO_PIN8_SOURCE_MASK 0x00000001
333
#define GPIO_PIN8_SOURCE_GET(x) (((x) & GPIO_PIN8_SOURCE_MASK) >> GPIO_PIN8_SOURCE_LSB)
334
#define GPIO_PIN8_SOURCE_SET(x) (((x) << GPIO_PIN8_SOURCE_LSB) & GPIO_PIN8_SOURCE_MASK)
336
#define GPIO_PIN9_ADDRESS 0x0000004c
337
#define GPIO_PIN9_OFFSET 0x0000004c
338
#define GPIO_PIN9_CONFIG_MSB 12
339
#define GPIO_PIN9_CONFIG_LSB 11
340
#define GPIO_PIN9_CONFIG_MASK 0x00001800
341
#define GPIO_PIN9_CONFIG_GET(x) (((x) & GPIO_PIN9_CONFIG_MASK) >> GPIO_PIN9_CONFIG_LSB)
342
#define GPIO_PIN9_CONFIG_SET(x) (((x) << GPIO_PIN9_CONFIG_LSB) & GPIO_PIN9_CONFIG_MASK)
343
#define GPIO_PIN9_WAKEUP_ENABLE_MSB 10
344
#define GPIO_PIN9_WAKEUP_ENABLE_LSB 10
345
#define GPIO_PIN9_WAKEUP_ENABLE_MASK 0x00000400
346
#define GPIO_PIN9_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN9_WAKEUP_ENABLE_MASK) >> GPIO_PIN9_WAKEUP_ENABLE_LSB)
347
#define GPIO_PIN9_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN9_WAKEUP_ENABLE_LSB) & GPIO_PIN9_WAKEUP_ENABLE_MASK)
348
#define GPIO_PIN9_INT_TYPE_MSB 9
349
#define GPIO_PIN9_INT_TYPE_LSB 7
350
#define GPIO_PIN9_INT_TYPE_MASK 0x00000380
351
#define GPIO_PIN9_INT_TYPE_GET(x) (((x) & GPIO_PIN9_INT_TYPE_MASK) >> GPIO_PIN9_INT_TYPE_LSB)
352
#define GPIO_PIN9_INT_TYPE_SET(x) (((x) << GPIO_PIN9_INT_TYPE_LSB) & GPIO_PIN9_INT_TYPE_MASK)
353
#define GPIO_PIN9_PAD_DRIVER_MSB 2
354
#define GPIO_PIN9_PAD_DRIVER_LSB 2
355
#define GPIO_PIN9_PAD_DRIVER_MASK 0x00000004
356
#define GPIO_PIN9_PAD_DRIVER_GET(x) (((x) & GPIO_PIN9_PAD_DRIVER_MASK) >> GPIO_PIN9_PAD_DRIVER_LSB)
357
#define GPIO_PIN9_PAD_DRIVER_SET(x) (((x) << GPIO_PIN9_PAD_DRIVER_LSB) & GPIO_PIN9_PAD_DRIVER_MASK)
358
#define GPIO_PIN9_SOURCE_MSB 0
359
#define GPIO_PIN9_SOURCE_LSB 0
360
#define GPIO_PIN9_SOURCE_MASK 0x00000001
361
#define GPIO_PIN9_SOURCE_GET(x) (((x) & GPIO_PIN9_SOURCE_MASK) >> GPIO_PIN9_SOURCE_LSB)
362
#define GPIO_PIN9_SOURCE_SET(x) (((x) << GPIO_PIN9_SOURCE_LSB) & GPIO_PIN9_SOURCE_MASK)
364
#define GPIO_PIN10_ADDRESS 0x00000050
365
#define GPIO_PIN10_OFFSET 0x00000050
366
#define GPIO_PIN10_CONFIG_MSB 12
367
#define GPIO_PIN10_CONFIG_LSB 11
368
#define GPIO_PIN10_CONFIG_MASK 0x00001800
369
#define GPIO_PIN10_CONFIG_GET(x) (((x) & GPIO_PIN10_CONFIG_MASK) >> GPIO_PIN10_CONFIG_LSB)
370
#define GPIO_PIN10_CONFIG_SET(x) (((x) << GPIO_PIN10_CONFIG_LSB) & GPIO_PIN10_CONFIG_MASK)
371
#define GPIO_PIN10_WAKEUP_ENABLE_MSB 10
372
#define GPIO_PIN10_WAKEUP_ENABLE_LSB 10
373
#define GPIO_PIN10_WAKEUP_ENABLE_MASK 0x00000400
374
#define GPIO_PIN10_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN10_WAKEUP_ENABLE_MASK) >> GPIO_PIN10_WAKEUP_ENABLE_LSB)
375
#define GPIO_PIN10_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN10_WAKEUP_ENABLE_LSB) & GPIO_PIN10_WAKEUP_ENABLE_MASK)
376
#define GPIO_PIN10_INT_TYPE_MSB 9
377
#define GPIO_PIN10_INT_TYPE_LSB 7
378
#define GPIO_PIN10_INT_TYPE_MASK 0x00000380
379
#define GPIO_PIN10_INT_TYPE_GET(x) (((x) & GPIO_PIN10_INT_TYPE_MASK) >> GPIO_PIN10_INT_TYPE_LSB)
380
#define GPIO_PIN10_INT_TYPE_SET(x) (((x) << GPIO_PIN10_INT_TYPE_LSB) & GPIO_PIN10_INT_TYPE_MASK)
381
#define GPIO_PIN10_PAD_DRIVER_MSB 2
382
#define GPIO_PIN10_PAD_DRIVER_LSB 2
383
#define GPIO_PIN10_PAD_DRIVER_MASK 0x00000004
384
#define GPIO_PIN10_PAD_DRIVER_GET(x) (((x) & GPIO_PIN10_PAD_DRIVER_MASK) >> GPIO_PIN10_PAD_DRIVER_LSB)
385
#define GPIO_PIN10_PAD_DRIVER_SET(x) (((x) << GPIO_PIN10_PAD_DRIVER_LSB) & GPIO_PIN10_PAD_DRIVER_MASK)
386
#define GPIO_PIN10_SOURCE_MSB 0
387
#define GPIO_PIN10_SOURCE_LSB 0
388
#define GPIO_PIN10_SOURCE_MASK 0x00000001
389
#define GPIO_PIN10_SOURCE_GET(x) (((x) & GPIO_PIN10_SOURCE_MASK) >> GPIO_PIN10_SOURCE_LSB)
390
#define GPIO_PIN10_SOURCE_SET(x) (((x) << GPIO_PIN10_SOURCE_LSB) & GPIO_PIN10_SOURCE_MASK)
392
#define GPIO_PIN11_ADDRESS 0x00000054
393
#define GPIO_PIN11_OFFSET 0x00000054
394
#define GPIO_PIN11_CONFIG_MSB 12
395
#define GPIO_PIN11_CONFIG_LSB 11
396
#define GPIO_PIN11_CONFIG_MASK 0x00001800
397
#define GPIO_PIN11_CONFIG_GET(x) (((x) & GPIO_PIN11_CONFIG_MASK) >> GPIO_PIN11_CONFIG_LSB)
398
#define GPIO_PIN11_CONFIG_SET(x) (((x) << GPIO_PIN11_CONFIG_LSB) & GPIO_PIN11_CONFIG_MASK)
399
#define GPIO_PIN11_WAKEUP_ENABLE_MSB 10
400
#define GPIO_PIN11_WAKEUP_ENABLE_LSB 10
401
#define GPIO_PIN11_WAKEUP_ENABLE_MASK 0x00000400
402
#define GPIO_PIN11_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN11_WAKEUP_ENABLE_MASK) >> GPIO_PIN11_WAKEUP_ENABLE_LSB)
403
#define GPIO_PIN11_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN11_WAKEUP_ENABLE_LSB) & GPIO_PIN11_WAKEUP_ENABLE_MASK)
404
#define GPIO_PIN11_INT_TYPE_MSB 9
405
#define GPIO_PIN11_INT_TYPE_LSB 7
406
#define GPIO_PIN11_INT_TYPE_MASK 0x00000380
407
#define GPIO_PIN11_INT_TYPE_GET(x) (((x) & GPIO_PIN11_INT_TYPE_MASK) >> GPIO_PIN11_INT_TYPE_LSB)
408
#define GPIO_PIN11_INT_TYPE_SET(x) (((x) << GPIO_PIN11_INT_TYPE_LSB) & GPIO_PIN11_INT_TYPE_MASK)
409
#define GPIO_PIN11_PAD_DRIVER_MSB 2
410
#define GPIO_PIN11_PAD_DRIVER_LSB 2
411
#define GPIO_PIN11_PAD_DRIVER_MASK 0x00000004
412
#define GPIO_PIN11_PAD_DRIVER_GET(x) (((x) & GPIO_PIN11_PAD_DRIVER_MASK) >> GPIO_PIN11_PAD_DRIVER_LSB)
413
#define GPIO_PIN11_PAD_DRIVER_SET(x) (((x) << GPIO_PIN11_PAD_DRIVER_LSB) & GPIO_PIN11_PAD_DRIVER_MASK)
414
#define GPIO_PIN11_SOURCE_MSB 0
415
#define GPIO_PIN11_SOURCE_LSB 0
416
#define GPIO_PIN11_SOURCE_MASK 0x00000001
417
#define GPIO_PIN11_SOURCE_GET(x) (((x) & GPIO_PIN11_SOURCE_MASK) >> GPIO_PIN11_SOURCE_LSB)
418
#define GPIO_PIN11_SOURCE_SET(x) (((x) << GPIO_PIN11_SOURCE_LSB) & GPIO_PIN11_SOURCE_MASK)
420
#define GPIO_PIN12_ADDRESS 0x00000058
421
#define GPIO_PIN12_OFFSET 0x00000058
422
#define GPIO_PIN12_CONFIG_MSB 12
423
#define GPIO_PIN12_CONFIG_LSB 11
424
#define GPIO_PIN12_CONFIG_MASK 0x00001800
425
#define GPIO_PIN12_CONFIG_GET(x) (((x) & GPIO_PIN12_CONFIG_MASK) >> GPIO_PIN12_CONFIG_LSB)
426
#define GPIO_PIN12_CONFIG_SET(x) (((x) << GPIO_PIN12_CONFIG_LSB) & GPIO_PIN12_CONFIG_MASK)
427
#define GPIO_PIN12_WAKEUP_ENABLE_MSB 10
428
#define GPIO_PIN12_WAKEUP_ENABLE_LSB 10
429
#define GPIO_PIN12_WAKEUP_ENABLE_MASK 0x00000400
430
#define GPIO_PIN12_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN12_WAKEUP_ENABLE_MASK) >> GPIO_PIN12_WAKEUP_ENABLE_LSB)
431
#define GPIO_PIN12_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN12_WAKEUP_ENABLE_LSB) & GPIO_PIN12_WAKEUP_ENABLE_MASK)
432
#define GPIO_PIN12_INT_TYPE_MSB 9
433
#define GPIO_PIN12_INT_TYPE_LSB 7
434
#define GPIO_PIN12_INT_TYPE_MASK 0x00000380
435
#define GPIO_PIN12_INT_TYPE_GET(x) (((x) & GPIO_PIN12_INT_TYPE_MASK) >> GPIO_PIN12_INT_TYPE_LSB)
436
#define GPIO_PIN12_INT_TYPE_SET(x) (((x) << GPIO_PIN12_INT_TYPE_LSB) & GPIO_PIN12_INT_TYPE_MASK)
437
#define GPIO_PIN12_PAD_DRIVER_MSB 2
438
#define GPIO_PIN12_PAD_DRIVER_LSB 2
439
#define GPIO_PIN12_PAD_DRIVER_MASK 0x00000004
440
#define GPIO_PIN12_PAD_DRIVER_GET(x) (((x) & GPIO_PIN12_PAD_DRIVER_MASK) >> GPIO_PIN12_PAD_DRIVER_LSB)
441
#define GPIO_PIN12_PAD_DRIVER_SET(x) (((x) << GPIO_PIN12_PAD_DRIVER_LSB) & GPIO_PIN12_PAD_DRIVER_MASK)
442
#define GPIO_PIN12_SOURCE_MSB 0
443
#define GPIO_PIN12_SOURCE_LSB 0
444
#define GPIO_PIN12_SOURCE_MASK 0x00000001
445
#define GPIO_PIN12_SOURCE_GET(x) (((x) & GPIO_PIN12_SOURCE_MASK) >> GPIO_PIN12_SOURCE_LSB)
446
#define GPIO_PIN12_SOURCE_SET(x) (((x) << GPIO_PIN12_SOURCE_LSB) & GPIO_PIN12_SOURCE_MASK)
448
#define GPIO_PIN13_ADDRESS 0x0000005c
449
#define GPIO_PIN13_OFFSET 0x0000005c
450
#define GPIO_PIN13_CONFIG_MSB 12
451
#define GPIO_PIN13_CONFIG_LSB 11
452
#define GPIO_PIN13_CONFIG_MASK 0x00001800
453
#define GPIO_PIN13_CONFIG_GET(x) (((x) & GPIO_PIN13_CONFIG_MASK) >> GPIO_PIN13_CONFIG_LSB)
454
#define GPIO_PIN13_CONFIG_SET(x) (((x) << GPIO_PIN13_CONFIG_LSB) & GPIO_PIN13_CONFIG_MASK)
455
#define GPIO_PIN13_WAKEUP_ENABLE_MSB 10
456
#define GPIO_PIN13_WAKEUP_ENABLE_LSB 10
457
#define GPIO_PIN13_WAKEUP_ENABLE_MASK 0x00000400
458
#define GPIO_PIN13_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN13_WAKEUP_ENABLE_MASK) >> GPIO_PIN13_WAKEUP_ENABLE_LSB)
459
#define GPIO_PIN13_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN13_WAKEUP_ENABLE_LSB) & GPIO_PIN13_WAKEUP_ENABLE_MASK)
460
#define GPIO_PIN13_INT_TYPE_MSB 9
461
#define GPIO_PIN13_INT_TYPE_LSB 7
462
#define GPIO_PIN13_INT_TYPE_MASK 0x00000380
463
#define GPIO_PIN13_INT_TYPE_GET(x) (((x) & GPIO_PIN13_INT_TYPE_MASK) >> GPIO_PIN13_INT_TYPE_LSB)
464
#define GPIO_PIN13_INT_TYPE_SET(x) (((x) << GPIO_PIN13_INT_TYPE_LSB) & GPIO_PIN13_INT_TYPE_MASK)
465
#define GPIO_PIN13_PAD_DRIVER_MSB 2
466
#define GPIO_PIN13_PAD_DRIVER_LSB 2
467
#define GPIO_PIN13_PAD_DRIVER_MASK 0x00000004
468
#define GPIO_PIN13_PAD_DRIVER_GET(x) (((x) & GPIO_PIN13_PAD_DRIVER_MASK) >> GPIO_PIN13_PAD_DRIVER_LSB)
469
#define GPIO_PIN13_PAD_DRIVER_SET(x) (((x) << GPIO_PIN13_PAD_DRIVER_LSB) & GPIO_PIN13_PAD_DRIVER_MASK)
470
#define GPIO_PIN13_SOURCE_MSB 0
471
#define GPIO_PIN13_SOURCE_LSB 0
472
#define GPIO_PIN13_SOURCE_MASK 0x00000001
473
#define GPIO_PIN13_SOURCE_GET(x) (((x) & GPIO_PIN13_SOURCE_MASK) >> GPIO_PIN13_SOURCE_LSB)
474
#define GPIO_PIN13_SOURCE_SET(x) (((x) << GPIO_PIN13_SOURCE_LSB) & GPIO_PIN13_SOURCE_MASK)
476
#define GPIO_PIN14_ADDRESS 0x00000060
477
#define GPIO_PIN14_OFFSET 0x00000060
478
#define GPIO_PIN14_CONFIG_MSB 12
479
#define GPIO_PIN14_CONFIG_LSB 11
480
#define GPIO_PIN14_CONFIG_MASK 0x00001800
481
#define GPIO_PIN14_CONFIG_GET(x) (((x) & GPIO_PIN14_CONFIG_MASK) >> GPIO_PIN14_CONFIG_LSB)
482
#define GPIO_PIN14_CONFIG_SET(x) (((x) << GPIO_PIN14_CONFIG_LSB) & GPIO_PIN14_CONFIG_MASK)
483
#define GPIO_PIN14_WAKEUP_ENABLE_MSB 10
484
#define GPIO_PIN14_WAKEUP_ENABLE_LSB 10
485
#define GPIO_PIN14_WAKEUP_ENABLE_MASK 0x00000400
486
#define GPIO_PIN14_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN14_WAKEUP_ENABLE_MASK) >> GPIO_PIN14_WAKEUP_ENABLE_LSB)
487
#define GPIO_PIN14_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN14_WAKEUP_ENABLE_LSB) & GPIO_PIN14_WAKEUP_ENABLE_MASK)
488
#define GPIO_PIN14_INT_TYPE_MSB 9
489
#define GPIO_PIN14_INT_TYPE_LSB 7
490
#define GPIO_PIN14_INT_TYPE_MASK 0x00000380
491
#define GPIO_PIN14_INT_TYPE_GET(x) (((x) & GPIO_PIN14_INT_TYPE_MASK) >> GPIO_PIN14_INT_TYPE_LSB)
492
#define GPIO_PIN14_INT_TYPE_SET(x) (((x) << GPIO_PIN14_INT_TYPE_LSB) & GPIO_PIN14_INT_TYPE_MASK)
493
#define GPIO_PIN14_PAD_DRIVER_MSB 2
494
#define GPIO_PIN14_PAD_DRIVER_LSB 2
495
#define GPIO_PIN14_PAD_DRIVER_MASK 0x00000004
496
#define GPIO_PIN14_PAD_DRIVER_GET(x) (((x) & GPIO_PIN14_PAD_DRIVER_MASK) >> GPIO_PIN14_PAD_DRIVER_LSB)
497
#define GPIO_PIN14_PAD_DRIVER_SET(x) (((x) << GPIO_PIN14_PAD_DRIVER_LSB) & GPIO_PIN14_PAD_DRIVER_MASK)
498
#define GPIO_PIN14_SOURCE_MSB 0
499
#define GPIO_PIN14_SOURCE_LSB 0
500
#define GPIO_PIN14_SOURCE_MASK 0x00000001
501
#define GPIO_PIN14_SOURCE_GET(x) (((x) & GPIO_PIN14_SOURCE_MASK) >> GPIO_PIN14_SOURCE_LSB)
502
#define GPIO_PIN14_SOURCE_SET(x) (((x) << GPIO_PIN14_SOURCE_LSB) & GPIO_PIN14_SOURCE_MASK)
504
#define GPIO_PIN15_ADDRESS 0x00000064
505
#define GPIO_PIN15_OFFSET 0x00000064
506
#define GPIO_PIN15_CONFIG_MSB 12
507
#define GPIO_PIN15_CONFIG_LSB 11
508
#define GPIO_PIN15_CONFIG_MASK 0x00001800
509
#define GPIO_PIN15_CONFIG_GET(x) (((x) & GPIO_PIN15_CONFIG_MASK) >> GPIO_PIN15_CONFIG_LSB)
510
#define GPIO_PIN15_CONFIG_SET(x) (((x) << GPIO_PIN15_CONFIG_LSB) & GPIO_PIN15_CONFIG_MASK)
511
#define GPIO_PIN15_WAKEUP_ENABLE_MSB 10
512
#define GPIO_PIN15_WAKEUP_ENABLE_LSB 10
513
#define GPIO_PIN15_WAKEUP_ENABLE_MASK 0x00000400
514
#define GPIO_PIN15_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN15_WAKEUP_ENABLE_MASK) >> GPIO_PIN15_WAKEUP_ENABLE_LSB)
515
#define GPIO_PIN15_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN15_WAKEUP_ENABLE_LSB) & GPIO_PIN15_WAKEUP_ENABLE_MASK)
516
#define GPIO_PIN15_INT_TYPE_MSB 9
517
#define GPIO_PIN15_INT_TYPE_LSB 7
518
#define GPIO_PIN15_INT_TYPE_MASK 0x00000380
519
#define GPIO_PIN15_INT_TYPE_GET(x) (((x) & GPIO_PIN15_INT_TYPE_MASK) >> GPIO_PIN15_INT_TYPE_LSB)
520
#define GPIO_PIN15_INT_TYPE_SET(x) (((x) << GPIO_PIN15_INT_TYPE_LSB) & GPIO_PIN15_INT_TYPE_MASK)
521
#define GPIO_PIN15_PAD_DRIVER_MSB 2
522
#define GPIO_PIN15_PAD_DRIVER_LSB 2
523
#define GPIO_PIN15_PAD_DRIVER_MASK 0x00000004
524
#define GPIO_PIN15_PAD_DRIVER_GET(x) (((x) & GPIO_PIN15_PAD_DRIVER_MASK) >> GPIO_PIN15_PAD_DRIVER_LSB)
525
#define GPIO_PIN15_PAD_DRIVER_SET(x) (((x) << GPIO_PIN15_PAD_DRIVER_LSB) & GPIO_PIN15_PAD_DRIVER_MASK)
526
#define GPIO_PIN15_SOURCE_MSB 0
527
#define GPIO_PIN15_SOURCE_LSB 0
528
#define GPIO_PIN15_SOURCE_MASK 0x00000001
529
#define GPIO_PIN15_SOURCE_GET(x) (((x) & GPIO_PIN15_SOURCE_MASK) >> GPIO_PIN15_SOURCE_LSB)
530
#define GPIO_PIN15_SOURCE_SET(x) (((x) << GPIO_PIN15_SOURCE_LSB) & GPIO_PIN15_SOURCE_MASK)
532
#define GPIO_PIN16_ADDRESS 0x00000068
533
#define GPIO_PIN16_OFFSET 0x00000068
534
#define GPIO_PIN16_CONFIG_MSB 12
535
#define GPIO_PIN16_CONFIG_LSB 11
536
#define GPIO_PIN16_CONFIG_MASK 0x00001800
537
#define GPIO_PIN16_CONFIG_GET(x) (((x) & GPIO_PIN16_CONFIG_MASK) >> GPIO_PIN16_CONFIG_LSB)
538
#define GPIO_PIN16_CONFIG_SET(x) (((x) << GPIO_PIN16_CONFIG_LSB) & GPIO_PIN16_CONFIG_MASK)
539
#define GPIO_PIN16_WAKEUP_ENABLE_MSB 10
540
#define GPIO_PIN16_WAKEUP_ENABLE_LSB 10
541
#define GPIO_PIN16_WAKEUP_ENABLE_MASK 0x00000400
542
#define GPIO_PIN16_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN16_WAKEUP_ENABLE_MASK) >> GPIO_PIN16_WAKEUP_ENABLE_LSB)
543
#define GPIO_PIN16_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN16_WAKEUP_ENABLE_LSB) & GPIO_PIN16_WAKEUP_ENABLE_MASK)
544
#define GPIO_PIN16_INT_TYPE_MSB 9
545
#define GPIO_PIN16_INT_TYPE_LSB 7
546
#define GPIO_PIN16_INT_TYPE_MASK 0x00000380
547
#define GPIO_PIN16_INT_TYPE_GET(x) (((x) & GPIO_PIN16_INT_TYPE_MASK) >> GPIO_PIN16_INT_TYPE_LSB)
548
#define GPIO_PIN16_INT_TYPE_SET(x) (((x) << GPIO_PIN16_INT_TYPE_LSB) & GPIO_PIN16_INT_TYPE_MASK)
549
#define GPIO_PIN16_PAD_DRIVER_MSB 2
550
#define GPIO_PIN16_PAD_DRIVER_LSB 2
551
#define GPIO_PIN16_PAD_DRIVER_MASK 0x00000004
552
#define GPIO_PIN16_PAD_DRIVER_GET(x) (((x) & GPIO_PIN16_PAD_DRIVER_MASK) >> GPIO_PIN16_PAD_DRIVER_LSB)
553
#define GPIO_PIN16_PAD_DRIVER_SET(x) (((x) << GPIO_PIN16_PAD_DRIVER_LSB) & GPIO_PIN16_PAD_DRIVER_MASK)
554
#define GPIO_PIN16_SOURCE_MSB 0
555
#define GPIO_PIN16_SOURCE_LSB 0
556
#define GPIO_PIN16_SOURCE_MASK 0x00000001
557
#define GPIO_PIN16_SOURCE_GET(x) (((x) & GPIO_PIN16_SOURCE_MASK) >> GPIO_PIN16_SOURCE_LSB)
558
#define GPIO_PIN16_SOURCE_SET(x) (((x) << GPIO_PIN16_SOURCE_LSB) & GPIO_PIN16_SOURCE_MASK)
560
#define GPIO_PIN17_ADDRESS 0x0000006c
561
#define GPIO_PIN17_OFFSET 0x0000006c
562
#define GPIO_PIN17_CONFIG_MSB 12
563
#define GPIO_PIN17_CONFIG_LSB 11
564
#define GPIO_PIN17_CONFIG_MASK 0x00001800
565
#define GPIO_PIN17_CONFIG_GET(x) (((x) & GPIO_PIN17_CONFIG_MASK) >> GPIO_PIN17_CONFIG_LSB)
566
#define GPIO_PIN17_CONFIG_SET(x) (((x) << GPIO_PIN17_CONFIG_LSB) & GPIO_PIN17_CONFIG_MASK)
567
#define GPIO_PIN17_WAKEUP_ENABLE_MSB 10
568
#define GPIO_PIN17_WAKEUP_ENABLE_LSB 10
569
#define GPIO_PIN17_WAKEUP_ENABLE_MASK 0x00000400
570
#define GPIO_PIN17_WAKEUP_ENABLE_GET(x) (((x) & GPIO_PIN17_WAKEUP_ENABLE_MASK) >> GPIO_PIN17_WAKEUP_ENABLE_LSB)
571
#define GPIO_PIN17_WAKEUP_ENABLE_SET(x) (((x) << GPIO_PIN17_WAKEUP_ENABLE_LSB) & GPIO_PIN17_WAKEUP_ENABLE_MASK)
572
#define GPIO_PIN17_INT_TYPE_MSB 9
573
#define GPIO_PIN17_INT_TYPE_LSB 7
574
#define GPIO_PIN17_INT_TYPE_MASK 0x00000380
575
#define GPIO_PIN17_INT_TYPE_GET(x) (((x) & GPIO_PIN17_INT_TYPE_MASK) >> GPIO_PIN17_INT_TYPE_LSB)
576
#define GPIO_PIN17_INT_TYPE_SET(x) (((x) << GPIO_PIN17_INT_TYPE_LSB) & GPIO_PIN17_INT_TYPE_MASK)
577
#define GPIO_PIN17_PAD_DRIVER_MSB 2
578
#define GPIO_PIN17_PAD_DRIVER_LSB 2
579
#define GPIO_PIN17_PAD_DRIVER_MASK 0x00000004
580
#define GPIO_PIN17_PAD_DRIVER_GET(x) (((x) & GPIO_PIN17_PAD_DRIVER_MASK) >> GPIO_PIN17_PAD_DRIVER_LSB)
581
#define GPIO_PIN17_PAD_DRIVER_SET(x) (((x) << GPIO_PIN17_PAD_DRIVER_LSB) & GPIO_PIN17_PAD_DRIVER_MASK)
582
#define GPIO_PIN17_SOURCE_MSB 0
583
#define GPIO_PIN17_SOURCE_LSB 0
584
#define GPIO_PIN17_SOURCE_MASK 0x00000001
585
#define GPIO_PIN17_SOURCE_GET(x) (((x) & GPIO_PIN17_SOURCE_MASK) >> GPIO_PIN17_SOURCE_LSB)
586
#define GPIO_PIN17_SOURCE_SET(x) (((x) << GPIO_PIN17_SOURCE_LSB) & GPIO_PIN17_SOURCE_MASK)
588
#define SDIO_PIN_ADDRESS 0x00000070
589
#define SDIO_PIN_OFFSET 0x00000070
590
#define SDIO_PIN_PAD_PULL_MSB 3
591
#define SDIO_PIN_PAD_PULL_LSB 2
592
#define SDIO_PIN_PAD_PULL_MASK 0x0000000c
593
#define SDIO_PIN_PAD_PULL_GET(x) (((x) & SDIO_PIN_PAD_PULL_MASK) >> SDIO_PIN_PAD_PULL_LSB)
594
#define SDIO_PIN_PAD_PULL_SET(x) (((x) << SDIO_PIN_PAD_PULL_LSB) & SDIO_PIN_PAD_PULL_MASK)
595
#define SDIO_PIN_PAD_STRENGTH_MSB 1
596
#define SDIO_PIN_PAD_STRENGTH_LSB 0
597
#define SDIO_PIN_PAD_STRENGTH_MASK 0x00000003
598
#define SDIO_PIN_PAD_STRENGTH_GET(x) (((x) & SDIO_PIN_PAD_STRENGTH_MASK) >> SDIO_PIN_PAD_STRENGTH_LSB)
599
#define SDIO_PIN_PAD_STRENGTH_SET(x) (((x) << SDIO_PIN_PAD_STRENGTH_LSB) & SDIO_PIN_PAD_STRENGTH_MASK)
601
#define CLK_REQ_PIN_ADDRESS 0x00000074
602
#define CLK_REQ_PIN_OFFSET 0x00000074
603
#define CLK_REQ_PIN_ATE_OE_L_MSB 4
604
#define CLK_REQ_PIN_ATE_OE_L_LSB 4
605
#define CLK_REQ_PIN_ATE_OE_L_MASK 0x00000010
606
#define CLK_REQ_PIN_ATE_OE_L_GET(x) (((x) & CLK_REQ_PIN_ATE_OE_L_MASK) >> CLK_REQ_PIN_ATE_OE_L_LSB)
607
#define CLK_REQ_PIN_ATE_OE_L_SET(x) (((x) << CLK_REQ_PIN_ATE_OE_L_LSB) & CLK_REQ_PIN_ATE_OE_L_MASK)
608
#define CLK_REQ_PIN_PAD_PULL_MSB 3
609
#define CLK_REQ_PIN_PAD_PULL_LSB 2
610
#define CLK_REQ_PIN_PAD_PULL_MASK 0x0000000c
611
#define CLK_REQ_PIN_PAD_PULL_GET(x) (((x) & CLK_REQ_PIN_PAD_PULL_MASK) >> CLK_REQ_PIN_PAD_PULL_LSB)
612
#define CLK_REQ_PIN_PAD_PULL_SET(x) (((x) << CLK_REQ_PIN_PAD_PULL_LSB) & CLK_REQ_PIN_PAD_PULL_MASK)
613
#define CLK_REQ_PIN_PAD_STRENGTH_MSB 1
614
#define CLK_REQ_PIN_PAD_STRENGTH_LSB 0
615
#define CLK_REQ_PIN_PAD_STRENGTH_MASK 0x00000003
616
#define CLK_REQ_PIN_PAD_STRENGTH_GET(x) (((x) & CLK_REQ_PIN_PAD_STRENGTH_MASK) >> CLK_REQ_PIN_PAD_STRENGTH_LSB)
617
#define CLK_REQ_PIN_PAD_STRENGTH_SET(x) (((x) << CLK_REQ_PIN_PAD_STRENGTH_LSB) & CLK_REQ_PIN_PAD_STRENGTH_MASK)
619
#define SIGMA_DELTA_ADDRESS 0x00000078
620
#define SIGMA_DELTA_OFFSET 0x00000078
621
#define SIGMA_DELTA_ENABLE_MSB 16
622
#define SIGMA_DELTA_ENABLE_LSB 16
623
#define SIGMA_DELTA_ENABLE_MASK 0x00010000
624
#define SIGMA_DELTA_ENABLE_GET(x) (((x) & SIGMA_DELTA_ENABLE_MASK) >> SIGMA_DELTA_ENABLE_LSB)
625
#define SIGMA_DELTA_ENABLE_SET(x) (((x) << SIGMA_DELTA_ENABLE_LSB) & SIGMA_DELTA_ENABLE_MASK)
626
#define SIGMA_DELTA_PRESCALAR_MSB 15
627
#define SIGMA_DELTA_PRESCALAR_LSB 8
628
#define SIGMA_DELTA_PRESCALAR_MASK 0x0000ff00
629
#define SIGMA_DELTA_PRESCALAR_GET(x) (((x) & SIGMA_DELTA_PRESCALAR_MASK) >> SIGMA_DELTA_PRESCALAR_LSB)
630
#define SIGMA_DELTA_PRESCALAR_SET(x) (((x) << SIGMA_DELTA_PRESCALAR_LSB) & SIGMA_DELTA_PRESCALAR_MASK)
631
#define SIGMA_DELTA_TARGET_MSB 7
632
#define SIGMA_DELTA_TARGET_LSB 0
633
#define SIGMA_DELTA_TARGET_MASK 0x000000ff
634
#define SIGMA_DELTA_TARGET_GET(x) (((x) & SIGMA_DELTA_TARGET_MASK) >> SIGMA_DELTA_TARGET_LSB)
635
#define SIGMA_DELTA_TARGET_SET(x) (((x) << SIGMA_DELTA_TARGET_LSB) & SIGMA_DELTA_TARGET_MASK)
637
#define DEBUG_CONTROL_ADDRESS 0x0000007c
638
#define DEBUG_CONTROL_OFFSET 0x0000007c
639
#define DEBUG_CONTROL_OBS_OE_L_MSB 1
640
#define DEBUG_CONTROL_OBS_OE_L_LSB 1
641
#define DEBUG_CONTROL_OBS_OE_L_MASK 0x00000002
642
#define DEBUG_CONTROL_OBS_OE_L_GET(x) (((x) & DEBUG_CONTROL_OBS_OE_L_MASK) >> DEBUG_CONTROL_OBS_OE_L_LSB)
643
#define DEBUG_CONTROL_OBS_OE_L_SET(x) (((x) << DEBUG_CONTROL_OBS_OE_L_LSB) & DEBUG_CONTROL_OBS_OE_L_MASK)
644
#define DEBUG_CONTROL_ENABLE_MSB 0
645
#define DEBUG_CONTROL_ENABLE_LSB 0
646
#define DEBUG_CONTROL_ENABLE_MASK 0x00000001
647
#define DEBUG_CONTROL_ENABLE_GET(x) (((x) & DEBUG_CONTROL_ENABLE_MASK) >> DEBUG_CONTROL_ENABLE_LSB)
648
#define DEBUG_CONTROL_ENABLE_SET(x) (((x) << DEBUG_CONTROL_ENABLE_LSB) & DEBUG_CONTROL_ENABLE_MASK)
650
#define DEBUG_INPUT_SEL_ADDRESS 0x00000080
651
#define DEBUG_INPUT_SEL_OFFSET 0x00000080
652
#define DEBUG_INPUT_SEL_SRC_MSB 3
653
#define DEBUG_INPUT_SEL_SRC_LSB 0
654
#define DEBUG_INPUT_SEL_SRC_MASK 0x0000000f
655
#define DEBUG_INPUT_SEL_SRC_GET(x) (((x) & DEBUG_INPUT_SEL_SRC_MASK) >> DEBUG_INPUT_SEL_SRC_LSB)
656
#define DEBUG_INPUT_SEL_SRC_SET(x) (((x) << DEBUG_INPUT_SEL_SRC_LSB) & DEBUG_INPUT_SEL_SRC_MASK)
658
#define DEBUG_OUT_ADDRESS 0x00000084
659
#define DEBUG_OUT_OFFSET 0x00000084
660
#define DEBUG_OUT_DATA_MSB 17
661
#define DEBUG_OUT_DATA_LSB 0
662
#define DEBUG_OUT_DATA_MASK 0x0003ffff
663
#define DEBUG_OUT_DATA_GET(x) (((x) & DEBUG_OUT_DATA_MASK) >> DEBUG_OUT_DATA_LSB)
664
#define DEBUG_OUT_DATA_SET(x) (((x) << DEBUG_OUT_DATA_LSB) & DEBUG_OUT_DATA_MASK)
666
#define LA_CONTROL_ADDRESS 0x00000088
667
#define LA_CONTROL_OFFSET 0x00000088
668
#define LA_CONTROL_RUN_MSB 1
669
#define LA_CONTROL_RUN_LSB 1
670
#define LA_CONTROL_RUN_MASK 0x00000002
671
#define LA_CONTROL_RUN_GET(x) (((x) & LA_CONTROL_RUN_MASK) >> LA_CONTROL_RUN_LSB)
672
#define LA_CONTROL_RUN_SET(x) (((x) << LA_CONTROL_RUN_LSB) & LA_CONTROL_RUN_MASK)
673
#define LA_CONTROL_TRIGGERED_MSB 0
674
#define LA_CONTROL_TRIGGERED_LSB 0
675
#define LA_CONTROL_TRIGGERED_MASK 0x00000001
676
#define LA_CONTROL_TRIGGERED_GET(x) (((x) & LA_CONTROL_TRIGGERED_MASK) >> LA_CONTROL_TRIGGERED_LSB)
677
#define LA_CONTROL_TRIGGERED_SET(x) (((x) << LA_CONTROL_TRIGGERED_LSB) & LA_CONTROL_TRIGGERED_MASK)
679
#define LA_CLOCK_ADDRESS 0x0000008c
680
#define LA_CLOCK_OFFSET 0x0000008c
681
#define LA_CLOCK_DIV_MSB 7
682
#define LA_CLOCK_DIV_LSB 0
683
#define LA_CLOCK_DIV_MASK 0x000000ff
684
#define LA_CLOCK_DIV_GET(x) (((x) & LA_CLOCK_DIV_MASK) >> LA_CLOCK_DIV_LSB)
685
#define LA_CLOCK_DIV_SET(x) (((x) << LA_CLOCK_DIV_LSB) & LA_CLOCK_DIV_MASK)
687
#define LA_STATUS_ADDRESS 0x00000090
688
#define LA_STATUS_OFFSET 0x00000090
689
#define LA_STATUS_INTERRUPT_MSB 0
690
#define LA_STATUS_INTERRUPT_LSB 0
691
#define LA_STATUS_INTERRUPT_MASK 0x00000001
692
#define LA_STATUS_INTERRUPT_GET(x) (((x) & LA_STATUS_INTERRUPT_MASK) >> LA_STATUS_INTERRUPT_LSB)
693
#define LA_STATUS_INTERRUPT_SET(x) (((x) << LA_STATUS_INTERRUPT_LSB) & LA_STATUS_INTERRUPT_MASK)
695
#define LA_TRIGGER_SAMPLE_ADDRESS 0x00000094
696
#define LA_TRIGGER_SAMPLE_OFFSET 0x00000094
697
#define LA_TRIGGER_SAMPLE_COUNT_MSB 15
698
#define LA_TRIGGER_SAMPLE_COUNT_LSB 0
699
#define LA_TRIGGER_SAMPLE_COUNT_MASK 0x0000ffff
700
#define LA_TRIGGER_SAMPLE_COUNT_GET(x) (((x) & LA_TRIGGER_SAMPLE_COUNT_MASK) >> LA_TRIGGER_SAMPLE_COUNT_LSB)
701
#define LA_TRIGGER_SAMPLE_COUNT_SET(x) (((x) << LA_TRIGGER_SAMPLE_COUNT_LSB) & LA_TRIGGER_SAMPLE_COUNT_MASK)
703
#define LA_TRIGGER_POSITION_ADDRESS 0x00000098
704
#define LA_TRIGGER_POSITION_OFFSET 0x00000098
705
#define LA_TRIGGER_POSITION_VALUE_MSB 15
706
#define LA_TRIGGER_POSITION_VALUE_LSB 0
707
#define LA_TRIGGER_POSITION_VALUE_MASK 0x0000ffff
708
#define LA_TRIGGER_POSITION_VALUE_GET(x) (((x) & LA_TRIGGER_POSITION_VALUE_MASK) >> LA_TRIGGER_POSITION_VALUE_LSB)
709
#define LA_TRIGGER_POSITION_VALUE_SET(x) (((x) << LA_TRIGGER_POSITION_VALUE_LSB) & LA_TRIGGER_POSITION_VALUE_MASK)
711
#define LA_PRE_TRIGGER_ADDRESS 0x0000009c
712
#define LA_PRE_TRIGGER_OFFSET 0x0000009c
713
#define LA_PRE_TRIGGER_COUNT_MSB 15
714
#define LA_PRE_TRIGGER_COUNT_LSB 0
715
#define LA_PRE_TRIGGER_COUNT_MASK 0x0000ffff
716
#define LA_PRE_TRIGGER_COUNT_GET(x) (((x) & LA_PRE_TRIGGER_COUNT_MASK) >> LA_PRE_TRIGGER_COUNT_LSB)
717
#define LA_PRE_TRIGGER_COUNT_SET(x) (((x) << LA_PRE_TRIGGER_COUNT_LSB) & LA_PRE_TRIGGER_COUNT_MASK)
719
#define LA_POST_TRIGGER_ADDRESS 0x000000a0
720
#define LA_POST_TRIGGER_OFFSET 0x000000a0
721
#define LA_POST_TRIGGER_COUNT_MSB 15
722
#define LA_POST_TRIGGER_COUNT_LSB 0
723
#define LA_POST_TRIGGER_COUNT_MASK 0x0000ffff
724
#define LA_POST_TRIGGER_COUNT_GET(x) (((x) & LA_POST_TRIGGER_COUNT_MASK) >> LA_POST_TRIGGER_COUNT_LSB)
725
#define LA_POST_TRIGGER_COUNT_SET(x) (((x) << LA_POST_TRIGGER_COUNT_LSB) & LA_POST_TRIGGER_COUNT_MASK)
727
#define LA_FILTER_CONTROL_ADDRESS 0x000000a4
728
#define LA_FILTER_CONTROL_OFFSET 0x000000a4
729
#define LA_FILTER_CONTROL_DELTA_MSB 0
730
#define LA_FILTER_CONTROL_DELTA_LSB 0
731
#define LA_FILTER_CONTROL_DELTA_MASK 0x00000001
732
#define LA_FILTER_CONTROL_DELTA_GET(x) (((x) & LA_FILTER_CONTROL_DELTA_MASK) >> LA_FILTER_CONTROL_DELTA_LSB)
733
#define LA_FILTER_CONTROL_DELTA_SET(x) (((x) << LA_FILTER_CONTROL_DELTA_LSB) & LA_FILTER_CONTROL_DELTA_MASK)
735
#define LA_FILTER_DATA_ADDRESS 0x000000a8
736
#define LA_FILTER_DATA_OFFSET 0x000000a8
737
#define LA_FILTER_DATA_MATCH_MSB 17
738
#define LA_FILTER_DATA_MATCH_LSB 0
739
#define LA_FILTER_DATA_MATCH_MASK 0x0003ffff
740
#define LA_FILTER_DATA_MATCH_GET(x) (((x) & LA_FILTER_DATA_MATCH_MASK) >> LA_FILTER_DATA_MATCH_LSB)
741
#define LA_FILTER_DATA_MATCH_SET(x) (((x) << LA_FILTER_DATA_MATCH_LSB) & LA_FILTER_DATA_MATCH_MASK)
743
#define LA_FILTER_WILDCARD_ADDRESS 0x000000ac
744
#define LA_FILTER_WILDCARD_OFFSET 0x000000ac
745
#define LA_FILTER_WILDCARD_MATCH_MSB 17
746
#define LA_FILTER_WILDCARD_MATCH_LSB 0
747
#define LA_FILTER_WILDCARD_MATCH_MASK 0x0003ffff
748
#define LA_FILTER_WILDCARD_MATCH_GET(x) (((x) & LA_FILTER_WILDCARD_MATCH_MASK) >> LA_FILTER_WILDCARD_MATCH_LSB)
749
#define LA_FILTER_WILDCARD_MATCH_SET(x) (((x) << LA_FILTER_WILDCARD_MATCH_LSB) & LA_FILTER_WILDCARD_MATCH_MASK)
751
#define LA_TRIGGERA_DATA_ADDRESS 0x000000b0
752
#define LA_TRIGGERA_DATA_OFFSET 0x000000b0
753
#define LA_TRIGGERA_DATA_MATCH_MSB 17
754
#define LA_TRIGGERA_DATA_MATCH_LSB 0
755
#define LA_TRIGGERA_DATA_MATCH_MASK 0x0003ffff
756
#define LA_TRIGGERA_DATA_MATCH_GET(x) (((x) & LA_TRIGGERA_DATA_MATCH_MASK) >> LA_TRIGGERA_DATA_MATCH_LSB)
757
#define LA_TRIGGERA_DATA_MATCH_SET(x) (((x) << LA_TRIGGERA_DATA_MATCH_LSB) & LA_TRIGGERA_DATA_MATCH_MASK)
759
#define LA_TRIGGERA_WILDCARD_ADDRESS 0x000000b4
760
#define LA_TRIGGERA_WILDCARD_OFFSET 0x000000b4
761
#define LA_TRIGGERA_WILDCARD_MATCH_MSB 17
762
#define LA_TRIGGERA_WILDCARD_MATCH_LSB 0
763
#define LA_TRIGGERA_WILDCARD_MATCH_MASK 0x0003ffff
764
#define LA_TRIGGERA_WILDCARD_MATCH_GET(x) (((x) & LA_TRIGGERA_WILDCARD_MATCH_MASK) >> LA_TRIGGERA_WILDCARD_MATCH_LSB)
765
#define LA_TRIGGERA_WILDCARD_MATCH_SET(x) (((x) << LA_TRIGGERA_WILDCARD_MATCH_LSB) & LA_TRIGGERA_WILDCARD_MATCH_MASK)
767
#define LA_TRIGGERB_DATA_ADDRESS 0x000000b8
768
#define LA_TRIGGERB_DATA_OFFSET 0x000000b8
769
#define LA_TRIGGERB_DATA_MATCH_MSB 17
770
#define LA_TRIGGERB_DATA_MATCH_LSB 0
771
#define LA_TRIGGERB_DATA_MATCH_MASK 0x0003ffff
772
#define LA_TRIGGERB_DATA_MATCH_GET(x) (((x) & LA_TRIGGERB_DATA_MATCH_MASK) >> LA_TRIGGERB_DATA_MATCH_LSB)
773
#define LA_TRIGGERB_DATA_MATCH_SET(x) (((x) << LA_TRIGGERB_DATA_MATCH_LSB) & LA_TRIGGERB_DATA_MATCH_MASK)
775
#define LA_TRIGGERB_WILDCARD_ADDRESS 0x000000bc
776
#define LA_TRIGGERB_WILDCARD_OFFSET 0x000000bc
777
#define LA_TRIGGERB_WILDCARD_MATCH_MSB 17
778
#define LA_TRIGGERB_WILDCARD_MATCH_LSB 0
779
#define LA_TRIGGERB_WILDCARD_MATCH_MASK 0x0003ffff
780
#define LA_TRIGGERB_WILDCARD_MATCH_GET(x) (((x) & LA_TRIGGERB_WILDCARD_MATCH_MASK) >> LA_TRIGGERB_WILDCARD_MATCH_LSB)
781
#define LA_TRIGGERB_WILDCARD_MATCH_SET(x) (((x) << LA_TRIGGERB_WILDCARD_MATCH_LSB) & LA_TRIGGERB_WILDCARD_MATCH_MASK)
783
#define LA_TRIGGER_ADDRESS 0x000000c0
784
#define LA_TRIGGER_OFFSET 0x000000c0
785
#define LA_TRIGGER_EVENT_MSB 2
786
#define LA_TRIGGER_EVENT_LSB 0
787
#define LA_TRIGGER_EVENT_MASK 0x00000007
788
#define LA_TRIGGER_EVENT_GET(x) (((x) & LA_TRIGGER_EVENT_MASK) >> LA_TRIGGER_EVENT_LSB)
789
#define LA_TRIGGER_EVENT_SET(x) (((x) << LA_TRIGGER_EVENT_LSB) & LA_TRIGGER_EVENT_MASK)
791
#define LA_FIFO_ADDRESS 0x000000c4
792
#define LA_FIFO_OFFSET 0x000000c4
793
#define LA_FIFO_FULL_MSB 1
794
#define LA_FIFO_FULL_LSB 1
795
#define LA_FIFO_FULL_MASK 0x00000002
796
#define LA_FIFO_FULL_GET(x) (((x) & LA_FIFO_FULL_MASK) >> LA_FIFO_FULL_LSB)
797
#define LA_FIFO_FULL_SET(x) (((x) << LA_FIFO_FULL_LSB) & LA_FIFO_FULL_MASK)
798
#define LA_FIFO_EMPTY_MSB 0
799
#define LA_FIFO_EMPTY_LSB 0
800
#define LA_FIFO_EMPTY_MASK 0x00000001
801
#define LA_FIFO_EMPTY_GET(x) (((x) & LA_FIFO_EMPTY_MASK) >> LA_FIFO_EMPTY_LSB)
802
#define LA_FIFO_EMPTY_SET(x) (((x) << LA_FIFO_EMPTY_LSB) & LA_FIFO_EMPTY_MASK)
804
#define LA_ADDRESS 0x000000c8
805
#define LA_OFFSET 0x000000c8
806
#define LA_DATA_MSB 17
807
#define LA_DATA_LSB 0
808
#define LA_DATA_MASK 0x0003ffff
809
#define LA_DATA_GET(x) (((x) & LA_DATA_MASK) >> LA_DATA_LSB)
810
#define LA_DATA_SET(x) (((x) << LA_DATA_LSB) & LA_DATA_MASK)
812
#define ANT_PIN_ADDRESS 0x000000d0
813
#define ANT_PIN_OFFSET 0x000000d0
814
#define ANT_PIN_PAD_PULL_MSB 3
815
#define ANT_PIN_PAD_PULL_LSB 2
816
#define ANT_PIN_PAD_PULL_MASK 0x0000000c
817
#define ANT_PIN_PAD_PULL_GET(x) (((x) & ANT_PIN_PAD_PULL_MASK) >> ANT_PIN_PAD_PULL_LSB)
818
#define ANT_PIN_PAD_PULL_SET(x) (((x) << ANT_PIN_PAD_PULL_LSB) & ANT_PIN_PAD_PULL_MASK)
819
#define ANT_PIN_PAD_STRENGTH_MSB 1
820
#define ANT_PIN_PAD_STRENGTH_LSB 0
821
#define ANT_PIN_PAD_STRENGTH_MASK 0x00000003
822
#define ANT_PIN_PAD_STRENGTH_GET(x) (((x) & ANT_PIN_PAD_STRENGTH_MASK) >> ANT_PIN_PAD_STRENGTH_LSB)
823
#define ANT_PIN_PAD_STRENGTH_SET(x) (((x) << ANT_PIN_PAD_STRENGTH_LSB) & ANT_PIN_PAD_STRENGTH_MASK)
825
#define ANTD_PIN_ADDRESS 0x000000d4
826
#define ANTD_PIN_OFFSET 0x000000d4
827
#define ANTD_PIN_PAD_PULL_MSB 1
828
#define ANTD_PIN_PAD_PULL_LSB 0
829
#define ANTD_PIN_PAD_PULL_MASK 0x00000003
830
#define ANTD_PIN_PAD_PULL_GET(x) (((x) & ANTD_PIN_PAD_PULL_MASK) >> ANTD_PIN_PAD_PULL_LSB)
831
#define ANTD_PIN_PAD_PULL_SET(x) (((x) << ANTD_PIN_PAD_PULL_LSB) & ANTD_PIN_PAD_PULL_MASK)
833
#define GPIO_PIN_ADDRESS 0x000000d8
834
#define GPIO_PIN_OFFSET 0x000000d8
835
#define GPIO_PIN_PAD_PULL_MSB 3
836
#define GPIO_PIN_PAD_PULL_LSB 2
837
#define GPIO_PIN_PAD_PULL_MASK 0x0000000c
838
#define GPIO_PIN_PAD_PULL_GET(x) (((x) & GPIO_PIN_PAD_PULL_MASK) >> GPIO_PIN_PAD_PULL_LSB)
839
#define GPIO_PIN_PAD_PULL_SET(x) (((x) << GPIO_PIN_PAD_PULL_LSB) & GPIO_PIN_PAD_PULL_MASK)
840
#define GPIO_PIN_PAD_STRENGTH_MSB 1
841
#define GPIO_PIN_PAD_STRENGTH_LSB 0
842
#define GPIO_PIN_PAD_STRENGTH_MASK 0x00000003
843
#define GPIO_PIN_PAD_STRENGTH_GET(x) (((x) & GPIO_PIN_PAD_STRENGTH_MASK) >> GPIO_PIN_PAD_STRENGTH_LSB)
844
#define GPIO_PIN_PAD_STRENGTH_SET(x) (((x) << GPIO_PIN_PAD_STRENGTH_LSB) & GPIO_PIN_PAD_STRENGTH_MASK)
846
#define GPIO_H_PIN_ADDRESS 0x000000dc
847
#define GPIO_H_PIN_OFFSET 0x000000dc
848
#define GPIO_H_PIN_PAD_PULL_MSB 1
849
#define GPIO_H_PIN_PAD_PULL_LSB 0
850
#define GPIO_H_PIN_PAD_PULL_MASK 0x00000003
851
#define GPIO_H_PIN_PAD_PULL_GET(x) (((x) & GPIO_H_PIN_PAD_PULL_MASK) >> GPIO_H_PIN_PAD_PULL_LSB)
852
#define GPIO_H_PIN_PAD_PULL_SET(x) (((x) << GPIO_H_PIN_PAD_PULL_LSB) & GPIO_H_PIN_PAD_PULL_MASK)
854
#define BT_PIN_ADDRESS 0x000000e0
855
#define BT_PIN_OFFSET 0x000000e0
856
#define BT_PIN_PAD_PULL_MSB 3
857
#define BT_PIN_PAD_PULL_LSB 2
858
#define BT_PIN_PAD_PULL_MASK 0x0000000c
859
#define BT_PIN_PAD_PULL_GET(x) (((x) & BT_PIN_PAD_PULL_MASK) >> BT_PIN_PAD_PULL_LSB)
860
#define BT_PIN_PAD_PULL_SET(x) (((x) << BT_PIN_PAD_PULL_LSB) & BT_PIN_PAD_PULL_MASK)
861
#define BT_PIN_PAD_STRENGTH_MSB 1
862
#define BT_PIN_PAD_STRENGTH_LSB 0
863
#define BT_PIN_PAD_STRENGTH_MASK 0x00000003
864
#define BT_PIN_PAD_STRENGTH_GET(x) (((x) & BT_PIN_PAD_STRENGTH_MASK) >> BT_PIN_PAD_STRENGTH_LSB)
865
#define BT_PIN_PAD_STRENGTH_SET(x) (((x) << BT_PIN_PAD_STRENGTH_LSB) & BT_PIN_PAD_STRENGTH_MASK)
867
#define BT_WLAN_PIN_ADDRESS 0x000000e4
868
#define BT_WLAN_PIN_OFFSET 0x000000e4
869
#define BT_WLAN_PIN_PAD_PULL_MSB 1
870
#define BT_WLAN_PIN_PAD_PULL_LSB 0
871
#define BT_WLAN_PIN_PAD_PULL_MASK 0x00000003
872
#define BT_WLAN_PIN_PAD_PULL_GET(x) (((x) & BT_WLAN_PIN_PAD_PULL_MASK) >> BT_WLAN_PIN_PAD_PULL_LSB)
873
#define BT_WLAN_PIN_PAD_PULL_SET(x) (((x) << BT_WLAN_PIN_PAD_PULL_LSB) & BT_WLAN_PIN_PAD_PULL_MASK)
875
#define SI_UART_PIN_ADDRESS 0x000000e8
876
#define SI_UART_PIN_OFFSET 0x000000e8
877
#define SI_UART_PIN_PAD_PULL_MSB 3
878
#define SI_UART_PIN_PAD_PULL_LSB 2
879
#define SI_UART_PIN_PAD_PULL_MASK 0x0000000c
880
#define SI_UART_PIN_PAD_PULL_GET(x) (((x) & SI_UART_PIN_PAD_PULL_MASK) >> SI_UART_PIN_PAD_PULL_LSB)
881
#define SI_UART_PIN_PAD_PULL_SET(x) (((x) << SI_UART_PIN_PAD_PULL_LSB) & SI_UART_PIN_PAD_PULL_MASK)
882
#define SI_UART_PIN_PAD_STRENGTH_MSB 1
883
#define SI_UART_PIN_PAD_STRENGTH_LSB 0
884
#define SI_UART_PIN_PAD_STRENGTH_MASK 0x00000003
885
#define SI_UART_PIN_PAD_STRENGTH_GET(x) (((x) & SI_UART_PIN_PAD_STRENGTH_MASK) >> SI_UART_PIN_PAD_STRENGTH_LSB)
886
#define SI_UART_PIN_PAD_STRENGTH_SET(x) (((x) << SI_UART_PIN_PAD_STRENGTH_LSB) & SI_UART_PIN_PAD_STRENGTH_MASK)
888
#define CLK32K_PIN_ADDRESS 0x000000ec
889
#define CLK32K_PIN_OFFSET 0x000000ec
890
#define CLK32K_PIN_PAD_PULL_MSB 1
891
#define CLK32K_PIN_PAD_PULL_LSB 0
892
#define CLK32K_PIN_PAD_PULL_MASK 0x00000003
893
#define CLK32K_PIN_PAD_PULL_GET(x) (((x) & CLK32K_PIN_PAD_PULL_MASK) >> CLK32K_PIN_PAD_PULL_LSB)
894
#define CLK32K_PIN_PAD_PULL_SET(x) (((x) << CLK32K_PIN_PAD_PULL_LSB) & CLK32K_PIN_PAD_PULL_MASK)
896
#define RESET_TUPLE_STATUS_ADDRESS 0x000000f0
897
#define RESET_TUPLE_STATUS_OFFSET 0x000000f0
898
#define RESET_TUPLE_STATUS_TEST_RESET_TUPLE_MSB 11
899
#define RESET_TUPLE_STATUS_TEST_RESET_TUPLE_LSB 8
900
#define RESET_TUPLE_STATUS_TEST_RESET_TUPLE_MASK 0x00000f00
901
#define RESET_TUPLE_STATUS_TEST_RESET_TUPLE_GET(x) (((x) & RESET_TUPLE_STATUS_TEST_RESET_TUPLE_MASK) >> RESET_TUPLE_STATUS_TEST_RESET_TUPLE_LSB)
902
#define RESET_TUPLE_STATUS_TEST_RESET_TUPLE_SET(x) (((x) << RESET_TUPLE_STATUS_TEST_RESET_TUPLE_LSB) & RESET_TUPLE_STATUS_TEST_RESET_TUPLE_MASK)
903
#define RESET_TUPLE_STATUS_PIN_RESET_TUPLE_MSB 7
904
#define RESET_TUPLE_STATUS_PIN_RESET_TUPLE_LSB 0
905
#define RESET_TUPLE_STATUS_PIN_RESET_TUPLE_MASK 0x000000ff
906
#define RESET_TUPLE_STATUS_PIN_RESET_TUPLE_GET(x) (((x) & RESET_TUPLE_STATUS_PIN_RESET_TUPLE_MASK) >> RESET_TUPLE_STATUS_PIN_RESET_TUPLE_LSB)
907
#define RESET_TUPLE_STATUS_PIN_RESET_TUPLE_SET(x) (((x) << RESET_TUPLE_STATUS_PIN_RESET_TUPLE_LSB) & RESET_TUPLE_STATUS_PIN_RESET_TUPLE_MASK)
910
#ifndef __ASSEMBLER__
912
typedef struct gpio_reg_reg_s {
913
volatile unsigned int gpio_out;
914
volatile unsigned int gpio_out_w1ts;
915
volatile unsigned int gpio_out_w1tc;
916
volatile unsigned int gpio_enable;
917
volatile unsigned int gpio_enable_w1ts;
918
volatile unsigned int gpio_enable_w1tc;
919
volatile unsigned int gpio_in;
920
volatile unsigned int gpio_status;
921
volatile unsigned int gpio_status_w1ts;
922
volatile unsigned int gpio_status_w1tc;
923
volatile unsigned int gpio_pin0;
924
volatile unsigned int gpio_pin1;
925
volatile unsigned int gpio_pin2;
926
volatile unsigned int gpio_pin3;
927
volatile unsigned int gpio_pin4;
928
volatile unsigned int gpio_pin5;
929
volatile unsigned int gpio_pin6;
930
volatile unsigned int gpio_pin7;
931
volatile unsigned int gpio_pin8;
932
volatile unsigned int gpio_pin9;
933
volatile unsigned int gpio_pin10;
934
volatile unsigned int gpio_pin11;
935
volatile unsigned int gpio_pin12;
936
volatile unsigned int gpio_pin13;
937
volatile unsigned int gpio_pin14;
938
volatile unsigned int gpio_pin15;
939
volatile unsigned int gpio_pin16;
940
volatile unsigned int gpio_pin17;
941
volatile unsigned int sdio_pin;
942
volatile unsigned int clk_req_pin;
943
volatile unsigned int sigma_delta;
944
volatile unsigned int debug_control;
945
volatile unsigned int debug_input_sel;
946
volatile unsigned int debug_out;
947
volatile unsigned int la_control;
948
volatile unsigned int la_clock;
949
volatile unsigned int la_status;
950
volatile unsigned int la_trigger_sample;
951
volatile unsigned int la_trigger_position;
952
volatile unsigned int la_pre_trigger;
953
volatile unsigned int la_post_trigger;
954
volatile unsigned int la_filter_control;
955
volatile unsigned int la_filter_data;
956
volatile unsigned int la_filter_wildcard;
957
volatile unsigned int la_triggera_data;
958
volatile unsigned int la_triggera_wildcard;
959
volatile unsigned int la_triggerb_data;
960
volatile unsigned int la_triggerb_wildcard;
961
volatile unsigned int la_trigger;
962
volatile unsigned int la_fifo;
963
volatile unsigned int la[2];
964
volatile unsigned int ant_pin;
965
volatile unsigned int antd_pin;
966
volatile unsigned int gpio_pin;
967
volatile unsigned int gpio_h_pin;
968
volatile unsigned int bt_pin;
969
volatile unsigned int bt_wlan_pin;
970
volatile unsigned int si_uart_pin;
971
volatile unsigned int clk32k_pin;
972
volatile unsigned int reset_tuple_status;
975
#endif /* __ASSEMBLER__ */
977
#endif /* _GPIO_REG_H_ */