← Back to branch summary

~ubuntu-branches/ubuntu/quantal/linux-linaro-mx51/quantal

« back to all changes in this revision

Viewing changes to drivers/staging/brcm80211/brcmsmac/bcmsrom_tbl.h

  • Committer: Package Import Robot
  • Author(s): John Rigby, John Rigby
  • Date: 2011-09-26 10:44:23 UTC
  • Revision ID: package-import@ubuntu.com-20110926104423-3o58a3c1bj7x00rs
Tags: 3.0.0-1007.9
https://launchpad.net/bugs/826021
[ John Rigby ]

Enable crypto modules and remove crypto-modules from
exclude-module files
LP: #826021

Show diffs side-by-side

added added

removed removed

Lines of Context:
drivers/staging/brcm80211/brcmsmac/bcmsrom_tbl.h
 
1
/*
 
2
 * Copyright (c) 2010 Broadcom Corporation
 
3
 *
 
4
 * Permission to use, copy, modify, and/or distribute this software for any
 
5
 * purpose with or without fee is hereby granted, provided that the above
 
6
 * copyright notice and this permission notice appear in all copies.
 
7
 *
 
8
 * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
 
9
 * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
 
10
 * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY
 
11
 * SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
 
12
 * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN ACTION
 
13
 * OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF OR IN
 
14
 * CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
 
15
 */
 
16
 
 
17
#ifndef _bcmsrom_tbl_h_
 
18
#define _bcmsrom_tbl_h_
 
19
 
 
20
#include "wlioctl.h"
 
21
 
 
22
typedef struct {
 
23
        const char *name;
 
24
        u32 revmask;
 
25
        u32 flags;
 
26
        u16 off;
 
27
        u16 mask;
 
28
} sromvar_t;
 
29
 
 
30
#define SRFL_MORE       1       /* value continues as described by the next entry */
 
31
#define SRFL_NOFFS      2       /* value bits can't be all one's */
 
32
#define SRFL_PRHEX      4       /* value is in hexdecimal format */
 
33
#define SRFL_PRSIGN     8       /* value is in signed decimal format */
 
34
#define SRFL_CCODE      0x10    /* value is in country code format */
 
35
#define SRFL_ETHADDR    0x20    /* value is an Ethernet address */
 
36
#define SRFL_LEDDC      0x40    /* value is an LED duty cycle */
 
37
#define SRFL_NOVAR      0x80    /* do not generate a nvram param, entry is for mfgc */
 
38
 
 
39
/* Assumptions:
 
40
 * - Ethernet address spans across 3 consective words
 
41
 *
 
42
 * Table rules:
 
43
 * - Add multiple entries next to each other if a value spans across multiple words
 
44
 *   (even multiple fields in the same word) with each entry except the last having
 
45
 *   it's SRFL_MORE bit set.
 
46
 * - Ethernet address entry does not follow above rule and must not have SRFL_MORE
 
47
 *   bit set. Its SRFL_ETHADDR bit implies it takes multiple words.
 
48
 * - The last entry's name field must be NULL to indicate the end of the table. Other
 
49
 *   entries must have non-NULL name.
 
50
 */
 
51
 
 
52
static const sromvar_t pci_sromvars[] = {
 
53
        {"devid", 0xffffff00, SRFL_PRHEX | SRFL_NOVAR, PCI_F0DEVID, 0xffff},
 
54
        {"boardrev", 0x0000000e, SRFL_PRHEX, SROM_AABREV, SROM_BR_MASK},
 
55
        {"boardrev", 0x000000f0, SRFL_PRHEX, SROM4_BREV, 0xffff},
 
56
        {"boardrev", 0xffffff00, SRFL_PRHEX, SROM8_BREV, 0xffff},
 
57
        {"boardflags", 0x00000002, SRFL_PRHEX, SROM_BFL, 0xffff},
 
58
        {"boardflags", 0x00000004, SRFL_PRHEX | SRFL_MORE, SROM_BFL, 0xffff},
 
59
        {"", 0, 0, SROM_BFL2, 0xffff},
 
60
        {"boardflags", 0x00000008, SRFL_PRHEX | SRFL_MORE, SROM_BFL, 0xffff},
 
61
        {"", 0, 0, SROM3_BFL2, 0xffff},
 
62
        {"boardflags", 0x00000010, SRFL_PRHEX | SRFL_MORE, SROM4_BFL0, 0xffff},
 
63
        {"", 0, 0, SROM4_BFL1, 0xffff},
 
64
        {"boardflags", 0x000000e0, SRFL_PRHEX | SRFL_MORE, SROM5_BFL0, 0xffff},
 
65
        {"", 0, 0, SROM5_BFL1, 0xffff},
 
66
        {"boardflags", 0xffffff00, SRFL_PRHEX | SRFL_MORE, SROM8_BFL0, 0xffff},
 
67
        {"", 0, 0, SROM8_BFL1, 0xffff},
 
68
        {"boardflags2", 0x00000010, SRFL_PRHEX | SRFL_MORE, SROM4_BFL2, 0xffff},
 
69
        {"", 0, 0, SROM4_BFL3, 0xffff},
 
70
        {"boardflags2", 0x000000e0, SRFL_PRHEX | SRFL_MORE, SROM5_BFL2, 0xffff},
 
71
        {"", 0, 0, SROM5_BFL3, 0xffff},
 
72
        {"boardflags2", 0xffffff00, SRFL_PRHEX | SRFL_MORE, SROM8_BFL2, 0xffff},
 
73
        {"", 0, 0, SROM8_BFL3, 0xffff},
 
74
        {"boardtype", 0xfffffffc, SRFL_PRHEX, SROM_SSID, 0xffff},
 
75
        {"boardnum", 0x00000006, 0, SROM_MACLO_IL0, 0xffff},
 
76
        {"boardnum", 0x00000008, 0, SROM3_MACLO, 0xffff},
 
77
        {"boardnum", 0x00000010, 0, SROM4_MACLO, 0xffff},
 
78
        {"boardnum", 0x000000e0, 0, SROM5_MACLO, 0xffff},
 
79
        {"boardnum", 0xffffff00, 0, SROM8_MACLO, 0xffff},
 
80
        {"cc", 0x00000002, 0, SROM_AABREV, SROM_CC_MASK},
 
81
        {"regrev", 0x00000008, 0, SROM_OPO, 0xff00},
 
82
        {"regrev", 0x00000010, 0, SROM4_REGREV, 0x00ff},
 
83
        {"regrev", 0x000000e0, 0, SROM5_REGREV, 0x00ff},
 
84
        {"regrev", 0xffffff00, 0, SROM8_REGREV, 0x00ff},
 
85
        {"ledbh0", 0x0000000e, SRFL_NOFFS, SROM_LEDBH10, 0x00ff},
 
86
        {"ledbh1", 0x0000000e, SRFL_NOFFS, SROM_LEDBH10, 0xff00},
 
87
        {"ledbh2", 0x0000000e, SRFL_NOFFS, SROM_LEDBH32, 0x00ff},
 
88
        {"ledbh3", 0x0000000e, SRFL_NOFFS, SROM_LEDBH32, 0xff00},
 
89
        {"ledbh0", 0x00000010, SRFL_NOFFS, SROM4_LEDBH10, 0x00ff},
 
90
        {"ledbh1", 0x00000010, SRFL_NOFFS, SROM4_LEDBH10, 0xff00},
 
91
        {"ledbh2", 0x00000010, SRFL_NOFFS, SROM4_LEDBH32, 0x00ff},
 
92
        {"ledbh3", 0x00000010, SRFL_NOFFS, SROM4_LEDBH32, 0xff00},
 
93
        {"ledbh0", 0x000000e0, SRFL_NOFFS, SROM5_LEDBH10, 0x00ff},
 
94
        {"ledbh1", 0x000000e0, SRFL_NOFFS, SROM5_LEDBH10, 0xff00},
 
95
        {"ledbh2", 0x000000e0, SRFL_NOFFS, SROM5_LEDBH32, 0x00ff},
 
96
        {"ledbh3", 0x000000e0, SRFL_NOFFS, SROM5_LEDBH32, 0xff00},
 
97
        {"ledbh0", 0xffffff00, SRFL_NOFFS, SROM8_LEDBH10, 0x00ff},
 
98
        {"ledbh1", 0xffffff00, SRFL_NOFFS, SROM8_LEDBH10, 0xff00},
 
99
        {"ledbh2", 0xffffff00, SRFL_NOFFS, SROM8_LEDBH32, 0x00ff},
 
100
        {"ledbh3", 0xffffff00, SRFL_NOFFS, SROM8_LEDBH32, 0xff00},
 
101
        {"pa0b0", 0x0000000e, SRFL_PRHEX, SROM_WL0PAB0, 0xffff},
 
102
        {"pa0b1", 0x0000000e, SRFL_PRHEX, SROM_WL0PAB1, 0xffff},
 
103
        {"pa0b2", 0x0000000e, SRFL_PRHEX, SROM_WL0PAB2, 0xffff},
 
104
        {"pa0itssit", 0x0000000e, 0, SROM_ITT, 0x00ff},
 
105
        {"pa0maxpwr", 0x0000000e, 0, SROM_WL10MAXP, 0x00ff},
 
106
        {"pa0b0", 0xffffff00, SRFL_PRHEX, SROM8_W0_PAB0, 0xffff},
 
107
        {"pa0b1", 0xffffff00, SRFL_PRHEX, SROM8_W0_PAB1, 0xffff},
 
108
        {"pa0b2", 0xffffff00, SRFL_PRHEX, SROM8_W0_PAB2, 0xffff},
 
109
        {"pa0itssit", 0xffffff00, 0, SROM8_W0_ITTMAXP, 0xff00},
 
110
        {"pa0maxpwr", 0xffffff00, 0, SROM8_W0_ITTMAXP, 0x00ff},
 
111
        {"opo", 0x0000000c, 0, SROM_OPO, 0x00ff},
 
112
        {"opo", 0xffffff00, 0, SROM8_2G_OFDMPO, 0x00ff},
 
113
        {"aa2g", 0x0000000e, 0, SROM_AABREV, SROM_AA0_MASK},
 
114
        {"aa2g", 0x000000f0, 0, SROM4_AA, 0x00ff},
 
115
        {"aa2g", 0xffffff00, 0, SROM8_AA, 0x00ff},
 
116
        {"aa5g", 0x0000000e, 0, SROM_AABREV, SROM_AA1_MASK},
 
117
        {"aa5g", 0x000000f0, 0, SROM4_AA, 0xff00},
 
118
        {"aa5g", 0xffffff00, 0, SROM8_AA, 0xff00},
 
119
        {"ag0", 0x0000000e, 0, SROM_AG10, 0x00ff},
 
120
        {"ag1", 0x0000000e, 0, SROM_AG10, 0xff00},
 
121
        {"ag0", 0x000000f0, 0, SROM4_AG10, 0x00ff},
 
122
        {"ag1", 0x000000f0, 0, SROM4_AG10, 0xff00},
 
123
        {"ag2", 0x000000f0, 0, SROM4_AG32, 0x00ff},
 
124
        {"ag3", 0x000000f0, 0, SROM4_AG32, 0xff00},
 
125
        {"ag0", 0xffffff00, 0, SROM8_AG10, 0x00ff},
 
126
        {"ag1", 0xffffff00, 0, SROM8_AG10, 0xff00},
 
127
        {"ag2", 0xffffff00, 0, SROM8_AG32, 0x00ff},
 
128
        {"ag3", 0xffffff00, 0, SROM8_AG32, 0xff00},
 
129
        {"pa1b0", 0x0000000e, SRFL_PRHEX, SROM_WL1PAB0, 0xffff},
 
130
        {"pa1b1", 0x0000000e, SRFL_PRHEX, SROM_WL1PAB1, 0xffff},
 
131
        {"pa1b2", 0x0000000e, SRFL_PRHEX, SROM_WL1PAB2, 0xffff},
 
132
        {"pa1lob0", 0x0000000c, SRFL_PRHEX, SROM_WL1LPAB0, 0xffff},
 
133
        {"pa1lob1", 0x0000000c, SRFL_PRHEX, SROM_WL1LPAB1, 0xffff},
 
134
        {"pa1lob2", 0x0000000c, SRFL_PRHEX, SROM_WL1LPAB2, 0xffff},
 
135
        {"pa1hib0", 0x0000000c, SRFL_PRHEX, SROM_WL1HPAB0, 0xffff},
 
136
        {"pa1hib1", 0x0000000c, SRFL_PRHEX, SROM_WL1HPAB1, 0xffff},
 
137
        {"pa1hib2", 0x0000000c, SRFL_PRHEX, SROM_WL1HPAB2, 0xffff},
 
138
        {"pa1itssit", 0x0000000e, 0, SROM_ITT, 0xff00},
 
139
        {"pa1maxpwr", 0x0000000e, 0, SROM_WL10MAXP, 0xff00},
 
140
        {"pa1lomaxpwr", 0x0000000c, 0, SROM_WL1LHMAXP, 0xff00},
 
141
        {"pa1himaxpwr", 0x0000000c, 0, SROM_WL1LHMAXP, 0x00ff},
 
142
        {"pa1b0", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB0, 0xffff},
 
143
        {"pa1b1", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB1, 0xffff},
 
144
        {"pa1b2", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB2, 0xffff},
 
145
        {"pa1lob0", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB0_LC, 0xffff},
 
146
        {"pa1lob1", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB1_LC, 0xffff},
 
147
        {"pa1lob2", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB2_LC, 0xffff},
 
148
        {"pa1hib0", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB0_HC, 0xffff},
 
149
        {"pa1hib1", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB1_HC, 0xffff},
 
150
        {"pa1hib2", 0xffffff00, SRFL_PRHEX, SROM8_W1_PAB2_HC, 0xffff},
 
151
        {"pa1itssit", 0xffffff00, 0, SROM8_W1_ITTMAXP, 0xff00},
 
152
        {"pa1maxpwr", 0xffffff00, 0, SROM8_W1_ITTMAXP, 0x00ff},
 
153
        {"pa1lomaxpwr", 0xffffff00, 0, SROM8_W1_MAXP_LCHC, 0xff00},
 
154
        {"pa1himaxpwr", 0xffffff00, 0, SROM8_W1_MAXP_LCHC, 0x00ff},
 
155
        {"bxa2g", 0x00000008, 0, SROM_BXARSSI2G, 0x1800},
 
156
        {"rssisav2g", 0x00000008, 0, SROM_BXARSSI2G, 0x0700},
 
157
        {"rssismc2g", 0x00000008, 0, SROM_BXARSSI2G, 0x00f0},
 
158
        {"rssismf2g", 0x00000008, 0, SROM_BXARSSI2G, 0x000f},
 
159
        {"bxa2g", 0xffffff00, 0, SROM8_BXARSSI2G, 0x1800},
 
160
        {"rssisav2g", 0xffffff00, 0, SROM8_BXARSSI2G, 0x0700},
 
161
        {"rssismc2g", 0xffffff00, 0, SROM8_BXARSSI2G, 0x00f0},
 
162
        {"rssismf2g", 0xffffff00, 0, SROM8_BXARSSI2G, 0x000f},
 
163
        {"bxa5g", 0x00000008, 0, SROM_BXARSSI5G, 0x1800},
 
164
        {"rssisav5g", 0x00000008, 0, SROM_BXARSSI5G, 0x0700},
 
165
        {"rssismc5g", 0x00000008, 0, SROM_BXARSSI5G, 0x00f0},
 
166
        {"rssismf5g", 0x00000008, 0, SROM_BXARSSI5G, 0x000f},
 
167
        {"bxa5g", 0xffffff00, 0, SROM8_BXARSSI5G, 0x1800},
 
168
        {"rssisav5g", 0xffffff00, 0, SROM8_BXARSSI5G, 0x0700},
 
169
        {"rssismc5g", 0xffffff00, 0, SROM8_BXARSSI5G, 0x00f0},
 
170
        {"rssismf5g", 0xffffff00, 0, SROM8_BXARSSI5G, 0x000f},
 
171
        {"tri2g", 0x00000008, 0, SROM_TRI52G, 0x00ff},
 
172
        {"tri5g", 0x00000008, 0, SROM_TRI52G, 0xff00},
 
173
        {"tri5gl", 0x00000008, 0, SROM_TRI5GHL, 0x00ff},
 
174
        {"tri5gh", 0x00000008, 0, SROM_TRI5GHL, 0xff00},
 
175
        {"tri2g", 0xffffff00, 0, SROM8_TRI52G, 0x00ff},
 
176
        {"tri5g", 0xffffff00, 0, SROM8_TRI52G, 0xff00},
 
177
        {"tri5gl", 0xffffff00, 0, SROM8_TRI5GHL, 0x00ff},
 
178
        {"tri5gh", 0xffffff00, 0, SROM8_TRI5GHL, 0xff00},
 
179
        {"rxpo2g", 0x00000008, SRFL_PRSIGN, SROM_RXPO52G, 0x00ff},
 
180
        {"rxpo5g", 0x00000008, SRFL_PRSIGN, SROM_RXPO52G, 0xff00},
 
181
        {"rxpo2g", 0xffffff00, SRFL_PRSIGN, SROM8_RXPO52G, 0x00ff},
 
182
        {"rxpo5g", 0xffffff00, SRFL_PRSIGN, SROM8_RXPO52G, 0xff00},
 
183
        {"txchain", 0x000000f0, SRFL_NOFFS, SROM4_TXRXC, SROM4_TXCHAIN_MASK},
 
184
        {"rxchain", 0x000000f0, SRFL_NOFFS, SROM4_TXRXC, SROM4_RXCHAIN_MASK},
 
185
        {"antswitch", 0x000000f0, SRFL_NOFFS, SROM4_TXRXC, SROM4_SWITCH_MASK},
 
186
        {"txchain", 0xffffff00, SRFL_NOFFS, SROM8_TXRXC, SROM4_TXCHAIN_MASK},
 
187
        {"rxchain", 0xffffff00, SRFL_NOFFS, SROM8_TXRXC, SROM4_RXCHAIN_MASK},
 
188
        {"antswitch", 0xffffff00, SRFL_NOFFS, SROM8_TXRXC, SROM4_SWITCH_MASK},
 
189
        {"tssipos2g", 0xffffff00, 0, SROM8_FEM2G, SROM8_FEM_TSSIPOS_MASK},
 
190
        {"extpagain2g", 0xffffff00, 0, SROM8_FEM2G, SROM8_FEM_EXTPA_GAIN_MASK},
 
191
        {"pdetrange2g", 0xffffff00, 0, SROM8_FEM2G, SROM8_FEM_PDET_RANGE_MASK},
 
192
        {"triso2g", 0xffffff00, 0, SROM8_FEM2G, SROM8_FEM_TR_ISO_MASK},
 
193
        {"antswctl2g", 0xffffff00, 0, SROM8_FEM2G, SROM8_FEM_ANTSWLUT_MASK},
 
194
        {"tssipos5g", 0xffffff00, 0, SROM8_FEM5G, SROM8_FEM_TSSIPOS_MASK},
 
195
        {"extpagain5g", 0xffffff00, 0, SROM8_FEM5G, SROM8_FEM_EXTPA_GAIN_MASK},
 
196
        {"pdetrange5g", 0xffffff00, 0, SROM8_FEM5G, SROM8_FEM_PDET_RANGE_MASK},
 
197
        {"triso5g", 0xffffff00, 0, SROM8_FEM5G, SROM8_FEM_TR_ISO_MASK},
 
198
        {"antswctl5g", 0xffffff00, 0, SROM8_FEM5G, SROM8_FEM_ANTSWLUT_MASK},
 
199
        {"tempthresh", 0xffffff00, 0, SROM8_THERMAL, 0xff00},
 
200
        {"tempoffset", 0xffffff00, 0, SROM8_THERMAL, 0x00ff},
 
201
        {"txpid2ga0", 0x000000f0, 0, SROM4_TXPID2G, 0x00ff},
 
202
        {"txpid2ga1", 0x000000f0, 0, SROM4_TXPID2G, 0xff00},
 
203
        {"txpid2ga2", 0x000000f0, 0, SROM4_TXPID2G + 1, 0x00ff},
 
204
        {"txpid2ga3", 0x000000f0, 0, SROM4_TXPID2G + 1, 0xff00},
 
205
        {"txpid5ga0", 0x000000f0, 0, SROM4_TXPID5G, 0x00ff},
 
206
        {"txpid5ga1", 0x000000f0, 0, SROM4_TXPID5G, 0xff00},
 
207
        {"txpid5ga2", 0x000000f0, 0, SROM4_TXPID5G + 1, 0x00ff},
 
208
        {"txpid5ga3", 0x000000f0, 0, SROM4_TXPID5G + 1, 0xff00},
 
209
        {"txpid5gla0", 0x000000f0, 0, SROM4_TXPID5GL, 0x00ff},
 
210
        {"txpid5gla1", 0x000000f0, 0, SROM4_TXPID5GL, 0xff00},
 
211
        {"txpid5gla2", 0x000000f0, 0, SROM4_TXPID5GL + 1, 0x00ff},
 
212
        {"txpid5gla3", 0x000000f0, 0, SROM4_TXPID5GL + 1, 0xff00},
 
213
        {"txpid5gha0", 0x000000f0, 0, SROM4_TXPID5GH, 0x00ff},
 
214
        {"txpid5gha1", 0x000000f0, 0, SROM4_TXPID5GH, 0xff00},
 
215
        {"txpid5gha2", 0x000000f0, 0, SROM4_TXPID5GH + 1, 0x00ff},
 
216
        {"txpid5gha3", 0x000000f0, 0, SROM4_TXPID5GH + 1, 0xff00},
 
217
 
 
218
        {"ccode", 0x0000000f, SRFL_CCODE, SROM_CCODE, 0xffff},
 
219
        {"ccode", 0x00000010, SRFL_CCODE, SROM4_CCODE, 0xffff},
 
220
        {"ccode", 0x000000e0, SRFL_CCODE, SROM5_CCODE, 0xffff},
 
221
        {"ccode", 0xffffff00, SRFL_CCODE, SROM8_CCODE, 0xffff},
 
222
        {"macaddr", 0xffffff00, SRFL_ETHADDR, SROM8_MACHI, 0xffff},
 
223
        {"macaddr", 0x000000e0, SRFL_ETHADDR, SROM5_MACHI, 0xffff},
 
224
        {"macaddr", 0x00000010, SRFL_ETHADDR, SROM4_MACHI, 0xffff},
 
225
        {"macaddr", 0x00000008, SRFL_ETHADDR, SROM3_MACHI, 0xffff},
 
226
        {"il0macaddr", 0x00000007, SRFL_ETHADDR, SROM_MACHI_IL0, 0xffff},
 
227
        {"et1macaddr", 0x00000007, SRFL_ETHADDR, SROM_MACHI_ET1, 0xffff},
 
228
        {"leddc", 0xffffff00, SRFL_NOFFS | SRFL_LEDDC, SROM8_LEDDC, 0xffff},
 
229
        {"leddc", 0x000000e0, SRFL_NOFFS | SRFL_LEDDC, SROM5_LEDDC, 0xffff},
 
230
        {"leddc", 0x00000010, SRFL_NOFFS | SRFL_LEDDC, SROM4_LEDDC, 0xffff},
 
231
        {"leddc", 0x00000008, SRFL_NOFFS | SRFL_LEDDC, SROM3_LEDDC, 0xffff},
 
232
        {"rawtempsense", 0xffffff00, SRFL_PRHEX, SROM8_MPWR_RAWTS, 0x01ff},
 
233
        {"measpower", 0xffffff00, SRFL_PRHEX, SROM8_MPWR_RAWTS, 0xfe00},
 
234
        {"tempsense_slope", 0xffffff00, SRFL_PRHEX, SROM8_TS_SLP_OPT_CORRX,
 
235
         0x00ff},
 
236
        {"tempcorrx", 0xffffff00, SRFL_PRHEX, SROM8_TS_SLP_OPT_CORRX, 0xfc00},
 
237
        {"tempsense_option", 0xffffff00, SRFL_PRHEX, SROM8_TS_SLP_OPT_CORRX,
 
238
         0x0300},
 
239
        {"freqoffset_corr", 0xffffff00, SRFL_PRHEX, SROM8_FOC_HWIQ_IQSWP,
 
240
         0x000f},
 
241
        {"iqcal_swp_dis", 0xffffff00, SRFL_PRHEX, SROM8_FOC_HWIQ_IQSWP, 0x0010},
 
242
        {"hw_iqcal_en", 0xffffff00, SRFL_PRHEX, SROM8_FOC_HWIQ_IQSWP, 0x0020},
 
243
        {"phycal_tempdelta", 0xffffff00, 0, SROM8_PHYCAL_TEMPDELTA, 0x00ff},
 
244
 
 
245
        {"cck2gpo", 0x000000f0, 0, SROM4_2G_CCKPO, 0xffff},
 
246
        {"cck2gpo", 0x00000100, 0, SROM8_2G_CCKPO, 0xffff},
 
247
        {"ofdm2gpo", 0x000000f0, SRFL_MORE, SROM4_2G_OFDMPO, 0xffff},
 
248
        {"", 0, 0, SROM4_2G_OFDMPO + 1, 0xffff},
 
249
        {"ofdm5gpo", 0x000000f0, SRFL_MORE, SROM4_5G_OFDMPO, 0xffff},
 
250
        {"", 0, 0, SROM4_5G_OFDMPO + 1, 0xffff},
 
251
        {"ofdm5glpo", 0x000000f0, SRFL_MORE, SROM4_5GL_OFDMPO, 0xffff},
 
252
        {"", 0, 0, SROM4_5GL_OFDMPO + 1, 0xffff},
 
253
        {"ofdm5ghpo", 0x000000f0, SRFL_MORE, SROM4_5GH_OFDMPO, 0xffff},
 
254
        {"", 0, 0, SROM4_5GH_OFDMPO + 1, 0xffff},
 
255
        {"ofdm2gpo", 0x00000100, SRFL_MORE, SROM8_2G_OFDMPO, 0xffff},
 
256
        {"", 0, 0, SROM8_2G_OFDMPO + 1, 0xffff},
 
257
        {"ofdm5gpo", 0x00000100, SRFL_MORE, SROM8_5G_OFDMPO, 0xffff},
 
258
        {"", 0, 0, SROM8_5G_OFDMPO + 1, 0xffff},
 
259
        {"ofdm5glpo", 0x00000100, SRFL_MORE, SROM8_5GL_OFDMPO, 0xffff},
 
260
        {"", 0, 0, SROM8_5GL_OFDMPO + 1, 0xffff},
 
261
        {"ofdm5ghpo", 0x00000100, SRFL_MORE, SROM8_5GH_OFDMPO, 0xffff},
 
262
        {"", 0, 0, SROM8_5GH_OFDMPO + 1, 0xffff},
 
263
        {"mcs2gpo0", 0x000000f0, 0, SROM4_2G_MCSPO, 0xffff},
 
264
        {"mcs2gpo1", 0x000000f0, 0, SROM4_2G_MCSPO + 1, 0xffff},
 
265
        {"mcs2gpo2", 0x000000f0, 0, SROM4_2G_MCSPO + 2, 0xffff},
 
266
        {"mcs2gpo3", 0x000000f0, 0, SROM4_2G_MCSPO + 3, 0xffff},
 
267
        {"mcs2gpo4", 0x000000f0, 0, SROM4_2G_MCSPO + 4, 0xffff},
 
268
        {"mcs2gpo5", 0x000000f0, 0, SROM4_2G_MCSPO + 5, 0xffff},
 
269
        {"mcs2gpo6", 0x000000f0, 0, SROM4_2G_MCSPO + 6, 0xffff},
 
270
        {"mcs2gpo7", 0x000000f0, 0, SROM4_2G_MCSPO + 7, 0xffff},
 
271
        {"mcs5gpo0", 0x000000f0, 0, SROM4_5G_MCSPO, 0xffff},
 
272
        {"mcs5gpo1", 0x000000f0, 0, SROM4_5G_MCSPO + 1, 0xffff},
 
273
        {"mcs5gpo2", 0x000000f0, 0, SROM4_5G_MCSPO + 2, 0xffff},
 
274
        {"mcs5gpo3", 0x000000f0, 0, SROM4_5G_MCSPO + 3, 0xffff},
 
275
        {"mcs5gpo4", 0x000000f0, 0, SROM4_5G_MCSPO + 4, 0xffff},
 
276
        {"mcs5gpo5", 0x000000f0, 0, SROM4_5G_MCSPO + 5, 0xffff},
 
277
        {"mcs5gpo6", 0x000000f0, 0, SROM4_5G_MCSPO + 6, 0xffff},
 
278
        {"mcs5gpo7", 0x000000f0, 0, SROM4_5G_MCSPO + 7, 0xffff},
 
279
        {"mcs5glpo0", 0x000000f0, 0, SROM4_5GL_MCSPO, 0xffff},
 
280
        {"mcs5glpo1", 0x000000f0, 0, SROM4_5GL_MCSPO + 1, 0xffff},
 
281
        {"mcs5glpo2", 0x000000f0, 0, SROM4_5GL_MCSPO + 2, 0xffff},
 
282
        {"mcs5glpo3", 0x000000f0, 0, SROM4_5GL_MCSPO + 3, 0xffff},
 
283
        {"mcs5glpo4", 0x000000f0, 0, SROM4_5GL_MCSPO + 4, 0xffff},
 
284
        {"mcs5glpo5", 0x000000f0, 0, SROM4_5GL_MCSPO + 5, 0xffff},
 
285
        {"mcs5glpo6", 0x000000f0, 0, SROM4_5GL_MCSPO + 6, 0xffff},
 
286
        {"mcs5glpo7", 0x000000f0, 0, SROM4_5GL_MCSPO + 7, 0xffff},
 
287
        {"mcs5ghpo0", 0x000000f0, 0, SROM4_5GH_MCSPO, 0xffff},
 
288
        {"mcs5ghpo1", 0x000000f0, 0, SROM4_5GH_MCSPO + 1, 0xffff},
 
289
        {"mcs5ghpo2", 0x000000f0, 0, SROM4_5GH_MCSPO + 2, 0xffff},
 
290
        {"mcs5ghpo3", 0x000000f0, 0, SROM4_5GH_MCSPO + 3, 0xffff},
 
291
        {"mcs5ghpo4", 0x000000f0, 0, SROM4_5GH_MCSPO + 4, 0xffff},
 
292
        {"mcs5ghpo5", 0x000000f0, 0, SROM4_5GH_MCSPO + 5, 0xffff},
 
293
        {"mcs5ghpo6", 0x000000f0, 0, SROM4_5GH_MCSPO + 6, 0xffff},
 
294
        {"mcs5ghpo7", 0x000000f0, 0, SROM4_5GH_MCSPO + 7, 0xffff},
 
295
        {"mcs2gpo0", 0x00000100, 0, SROM8_2G_MCSPO, 0xffff},
 
296
        {"mcs2gpo1", 0x00000100, 0, SROM8_2G_MCSPO + 1, 0xffff},
 
297
        {"mcs2gpo2", 0x00000100, 0, SROM8_2G_MCSPO + 2, 0xffff},
 
298
        {"mcs2gpo3", 0x00000100, 0, SROM8_2G_MCSPO + 3, 0xffff},
 
299
        {"mcs2gpo4", 0x00000100, 0, SROM8_2G_MCSPO + 4, 0xffff},
 
300
        {"mcs2gpo5", 0x00000100, 0, SROM8_2G_MCSPO + 5, 0xffff},
 
301
        {"mcs2gpo6", 0x00000100, 0, SROM8_2G_MCSPO + 6, 0xffff},
 
302
        {"mcs2gpo7", 0x00000100, 0, SROM8_2G_MCSPO + 7, 0xffff},
 
303
        {"mcs5gpo0", 0x00000100, 0, SROM8_5G_MCSPO, 0xffff},
 
304
        {"mcs5gpo1", 0x00000100, 0, SROM8_5G_MCSPO + 1, 0xffff},
 
305
        {"mcs5gpo2", 0x00000100, 0, SROM8_5G_MCSPO + 2, 0xffff},
 
306
        {"mcs5gpo3", 0x00000100, 0, SROM8_5G_MCSPO + 3, 0xffff},
 
307
        {"mcs5gpo4", 0x00000100, 0, SROM8_5G_MCSPO + 4, 0xffff},
 
308
        {"mcs5gpo5", 0x00000100, 0, SROM8_5G_MCSPO + 5, 0xffff},
 
309
        {"mcs5gpo6", 0x00000100, 0, SROM8_5G_MCSPO + 6, 0xffff},
 
310
        {"mcs5gpo7", 0x00000100, 0, SROM8_5G_MCSPO + 7, 0xffff},
 
311
        {"mcs5glpo0", 0x00000100, 0, SROM8_5GL_MCSPO, 0xffff},
 
312
        {"mcs5glpo1", 0x00000100, 0, SROM8_5GL_MCSPO + 1, 0xffff},
 
313
        {"mcs5glpo2", 0x00000100, 0, SROM8_5GL_MCSPO + 2, 0xffff},
 
314
        {"mcs5glpo3", 0x00000100, 0, SROM8_5GL_MCSPO + 3, 0xffff},
 
315
        {"mcs5glpo4", 0x00000100, 0, SROM8_5GL_MCSPO + 4, 0xffff},
 
316
        {"mcs5glpo5", 0x00000100, 0, SROM8_5GL_MCSPO + 5, 0xffff},
 
317
        {"mcs5glpo6", 0x00000100, 0, SROM8_5GL_MCSPO + 6, 0xffff},
 
318
        {"mcs5glpo7", 0x00000100, 0, SROM8_5GL_MCSPO + 7, 0xffff},
 
319
        {"mcs5ghpo0", 0x00000100, 0, SROM8_5GH_MCSPO, 0xffff},
 
320
        {"mcs5ghpo1", 0x00000100, 0, SROM8_5GH_MCSPO + 1, 0xffff},
 
321
        {"mcs5ghpo2", 0x00000100, 0, SROM8_5GH_MCSPO + 2, 0xffff},
 
322
        {"mcs5ghpo3", 0x00000100, 0, SROM8_5GH_MCSPO + 3, 0xffff},
 
323
        {"mcs5ghpo4", 0x00000100, 0, SROM8_5GH_MCSPO + 4, 0xffff},
 
324
        {"mcs5ghpo5", 0x00000100, 0, SROM8_5GH_MCSPO + 5, 0xffff},
 
325
        {"mcs5ghpo6", 0x00000100, 0, SROM8_5GH_MCSPO + 6, 0xffff},
 
326
        {"mcs5ghpo7", 0x00000100, 0, SROM8_5GH_MCSPO + 7, 0xffff},
 
327
        {"cddpo", 0x000000f0, 0, SROM4_CDDPO, 0xffff},
 
328
        {"stbcpo", 0x000000f0, 0, SROM4_STBCPO, 0xffff},
 
329
        {"bw40po", 0x000000f0, 0, SROM4_BW40PO, 0xffff},
 
330
        {"bwduppo", 0x000000f0, 0, SROM4_BWDUPPO, 0xffff},
 
331
        {"cddpo", 0x00000100, 0, SROM8_CDDPO, 0xffff},
 
332
        {"stbcpo", 0x00000100, 0, SROM8_STBCPO, 0xffff},
 
333
        {"bw40po", 0x00000100, 0, SROM8_BW40PO, 0xffff},
 
334
        {"bwduppo", 0x00000100, 0, SROM8_BWDUPPO, 0xffff},
 
335
 
 
336
        /* power per rate from sromrev 9 */
 
337
        {"cckbw202gpo", 0xfffffe00, 0, SROM9_2GPO_CCKBW20, 0xffff},
 
338
        {"cckbw20ul2gpo", 0xfffffe00, 0, SROM9_2GPO_CCKBW20UL, 0xffff},
 
339
        {"legofdmbw202gpo", 0xfffffe00, SRFL_MORE, SROM9_2GPO_LOFDMBW20,
 
340
         0xffff},
 
341
        {"", 0, 0, SROM9_2GPO_LOFDMBW20 + 1, 0xffff},
 
342
        {"legofdmbw20ul2gpo", 0xfffffe00, SRFL_MORE, SROM9_2GPO_LOFDMBW20UL,
 
343
         0xffff},
 
344
        {"", 0, 0, SROM9_2GPO_LOFDMBW20UL + 1, 0xffff},
 
345
        {"legofdmbw205glpo", 0xfffffe00, SRFL_MORE, SROM9_5GLPO_LOFDMBW20,
 
346
         0xffff},
 
347
        {"", 0, 0, SROM9_5GLPO_LOFDMBW20 + 1, 0xffff},
 
348
        {"legofdmbw20ul5glpo", 0xfffffe00, SRFL_MORE, SROM9_5GLPO_LOFDMBW20UL,
 
349
         0xffff},
 
350
        {"", 0, 0, SROM9_5GLPO_LOFDMBW20UL + 1, 0xffff},
 
351
        {"legofdmbw205gmpo", 0xfffffe00, SRFL_MORE, SROM9_5GMPO_LOFDMBW20,
 
352
         0xffff},
 
353
        {"", 0, 0, SROM9_5GMPO_LOFDMBW20 + 1, 0xffff},
 
354
        {"legofdmbw20ul5gmpo", 0xfffffe00, SRFL_MORE, SROM9_5GMPO_LOFDMBW20UL,
 
355
         0xffff},
 
356
        {"", 0, 0, SROM9_5GMPO_LOFDMBW20UL + 1, 0xffff},
 
357
        {"legofdmbw205ghpo", 0xfffffe00, SRFL_MORE, SROM9_5GHPO_LOFDMBW20,
 
358
         0xffff},
 
359
        {"", 0, 0, SROM9_5GHPO_LOFDMBW20 + 1, 0xffff},
 
360
        {"legofdmbw20ul5ghpo", 0xfffffe00, SRFL_MORE, SROM9_5GHPO_LOFDMBW20UL,
 
361
         0xffff},
 
362
        {"", 0, 0, SROM9_5GHPO_LOFDMBW20UL + 1, 0xffff},
 
363
        {"mcsbw202gpo", 0xfffffe00, SRFL_MORE, SROM9_2GPO_MCSBW20, 0xffff},
 
364
        {"", 0, 0, SROM9_2GPO_MCSBW20 + 1, 0xffff},
 
365
        {"mcsbw20ul2gpo", 0xfffffe00, SRFL_MORE, SROM9_2GPO_MCSBW20UL, 0xffff},
 
366
        {"", 0, 0, SROM9_2GPO_MCSBW20UL + 1, 0xffff},
 
367
        {"mcsbw402gpo", 0xfffffe00, SRFL_MORE, SROM9_2GPO_MCSBW40, 0xffff},
 
368
        {"", 0, 0, SROM9_2GPO_MCSBW40 + 1, 0xffff},
 
369
        {"mcsbw205glpo", 0xfffffe00, SRFL_MORE, SROM9_5GLPO_MCSBW20, 0xffff},
 
370
        {"", 0, 0, SROM9_5GLPO_MCSBW20 + 1, 0xffff},
 
371
        {"mcsbw20ul5glpo", 0xfffffe00, SRFL_MORE, SROM9_5GLPO_MCSBW20UL,
 
372
         0xffff},
 
373
        {"", 0, 0, SROM9_5GLPO_MCSBW20UL + 1, 0xffff},
 
374
        {"mcsbw405glpo", 0xfffffe00, SRFL_MORE, SROM9_5GLPO_MCSBW40, 0xffff},
 
375
        {"", 0, 0, SROM9_5GLPO_MCSBW40 + 1, 0xffff},
 
376
        {"mcsbw205gmpo", 0xfffffe00, SRFL_MORE, SROM9_5GMPO_MCSBW20, 0xffff},
 
377
        {"", 0, 0, SROM9_5GMPO_MCSBW20 + 1, 0xffff},
 
378
        {"mcsbw20ul5gmpo", 0xfffffe00, SRFL_MORE, SROM9_5GMPO_MCSBW20UL,
 
379
         0xffff},
 
380
        {"", 0, 0, SROM9_5GMPO_MCSBW20UL + 1, 0xffff},
 
381
        {"mcsbw405gmpo", 0xfffffe00, SRFL_MORE, SROM9_5GMPO_MCSBW40, 0xffff},
 
382
        {"", 0, 0, SROM9_5GMPO_MCSBW40 + 1, 0xffff},
 
383
        {"mcsbw205ghpo", 0xfffffe00, SRFL_MORE, SROM9_5GHPO_MCSBW20, 0xffff},
 
384
        {"", 0, 0, SROM9_5GHPO_MCSBW20 + 1, 0xffff},
 
385
        {"mcsbw20ul5ghpo", 0xfffffe00, SRFL_MORE, SROM9_5GHPO_MCSBW20UL,
 
386
         0xffff},
 
387
        {"", 0, 0, SROM9_5GHPO_MCSBW20UL + 1, 0xffff},
 
388
        {"mcsbw405ghpo", 0xfffffe00, SRFL_MORE, SROM9_5GHPO_MCSBW40, 0xffff},
 
389
        {"", 0, 0, SROM9_5GHPO_MCSBW40 + 1, 0xffff},
 
390
        {"mcs32po", 0xfffffe00, 0, SROM9_PO_MCS32, 0xffff},
 
391
        {"legofdm40duppo", 0xfffffe00, 0, SROM9_PO_LOFDM40DUP, 0xffff},
 
392
 
 
393
        {NULL, 0, 0, 0, 0}
 
394
};
 
395
 
 
396
static const sromvar_t perpath_pci_sromvars[] = {
 
397
        {"maxp2ga", 0x000000f0, 0, SROM4_2G_ITT_MAXP, 0x00ff},
 
398
        {"itt2ga", 0x000000f0, 0, SROM4_2G_ITT_MAXP, 0xff00},
 
399
        {"itt5ga", 0x000000f0, 0, SROM4_5G_ITT_MAXP, 0xff00},
 
400
        {"pa2gw0a", 0x000000f0, SRFL_PRHEX, SROM4_2G_PA, 0xffff},
 
401
        {"pa2gw1a", 0x000000f0, SRFL_PRHEX, SROM4_2G_PA + 1, 0xffff},
 
402
        {"pa2gw2a", 0x000000f0, SRFL_PRHEX, SROM4_2G_PA + 2, 0xffff},
 
403
        {"pa2gw3a", 0x000000f0, SRFL_PRHEX, SROM4_2G_PA + 3, 0xffff},
 
404
        {"maxp5ga", 0x000000f0, 0, SROM4_5G_ITT_MAXP, 0x00ff},
 
405
        {"maxp5gha", 0x000000f0, 0, SROM4_5GLH_MAXP, 0x00ff},
 
406
        {"maxp5gla", 0x000000f0, 0, SROM4_5GLH_MAXP, 0xff00},
 
407
        {"pa5gw0a", 0x000000f0, SRFL_PRHEX, SROM4_5G_PA, 0xffff},
 
408
        {"pa5gw1a", 0x000000f0, SRFL_PRHEX, SROM4_5G_PA + 1, 0xffff},
 
409
        {"pa5gw2a", 0x000000f0, SRFL_PRHEX, SROM4_5G_PA + 2, 0xffff},
 
410
        {"pa5gw3a", 0x000000f0, SRFL_PRHEX, SROM4_5G_PA + 3, 0xffff},
 
411
        {"pa5glw0a", 0x000000f0, SRFL_PRHEX, SROM4_5GL_PA, 0xffff},
 
412
        {"pa5glw1a", 0x000000f0, SRFL_PRHEX, SROM4_5GL_PA + 1, 0xffff},
 
413
        {"pa5glw2a", 0x000000f0, SRFL_PRHEX, SROM4_5GL_PA + 2, 0xffff},
 
414
        {"pa5glw3a", 0x000000f0, SRFL_PRHEX, SROM4_5GL_PA + 3, 0xffff},
 
415
        {"pa5ghw0a", 0x000000f0, SRFL_PRHEX, SROM4_5GH_PA, 0xffff},
 
416
        {"pa5ghw1a", 0x000000f0, SRFL_PRHEX, SROM4_5GH_PA + 1, 0xffff},
 
417
        {"pa5ghw2a", 0x000000f0, SRFL_PRHEX, SROM4_5GH_PA + 2, 0xffff},
 
418
        {"pa5ghw3a", 0x000000f0, SRFL_PRHEX, SROM4_5GH_PA + 3, 0xffff},
 
419
        {"maxp2ga", 0xffffff00, 0, SROM8_2G_ITT_MAXP, 0x00ff},
 
420
        {"itt2ga", 0xffffff00, 0, SROM8_2G_ITT_MAXP, 0xff00},
 
421
        {"itt5ga", 0xffffff00, 0, SROM8_5G_ITT_MAXP, 0xff00},
 
422
        {"pa2gw0a", 0xffffff00, SRFL_PRHEX, SROM8_2G_PA, 0xffff},
 
423
        {"pa2gw1a", 0xffffff00, SRFL_PRHEX, SROM8_2G_PA + 1, 0xffff},
 
424
        {"pa2gw2a", 0xffffff00, SRFL_PRHEX, SROM8_2G_PA + 2, 0xffff},
 
425
        {"maxp5ga", 0xffffff00, 0, SROM8_5G_ITT_MAXP, 0x00ff},
 
426
        {"maxp5gha", 0xffffff00, 0, SROM8_5GLH_MAXP, 0x00ff},
 
427
        {"maxp5gla", 0xffffff00, 0, SROM8_5GLH_MAXP, 0xff00},
 
428
        {"pa5gw0a", 0xffffff00, SRFL_PRHEX, SROM8_5G_PA, 0xffff},
 
429
        {"pa5gw1a", 0xffffff00, SRFL_PRHEX, SROM8_5G_PA + 1, 0xffff},
 
430
        {"pa5gw2a", 0xffffff00, SRFL_PRHEX, SROM8_5G_PA + 2, 0xffff},
 
431
        {"pa5glw0a", 0xffffff00, SRFL_PRHEX, SROM8_5GL_PA, 0xffff},
 
432
        {"pa5glw1a", 0xffffff00, SRFL_PRHEX, SROM8_5GL_PA + 1, 0xffff},
 
433
        {"pa5glw2a", 0xffffff00, SRFL_PRHEX, SROM8_5GL_PA + 2, 0xffff},
 
434
        {"pa5ghw0a", 0xffffff00, SRFL_PRHEX, SROM8_5GH_PA, 0xffff},
 
435
        {"pa5ghw1a", 0xffffff00, SRFL_PRHEX, SROM8_5GH_PA + 1, 0xffff},
 
436
        {"pa5ghw2a", 0xffffff00, SRFL_PRHEX, SROM8_5GH_PA + 2, 0xffff},
 
437
        {NULL, 0, 0, 0, 0}
 
438
};
 
439
 
 
440
#if !(defined(PHY_TYPE_N) && defined(PHY_TYPE_LP))
 
441
#define PHY_TYPE_N              4       /* N-Phy value */
 
442
#define PHY_TYPE_LP             5       /* LP-Phy value */
 
443
#endif                          /* !(defined(PHY_TYPE_N) && defined(PHY_TYPE_LP)) */
 
444
#if !defined(PHY_TYPE_NULL)
 
445
#define PHY_TYPE_NULL           0xf     /* Invalid Phy value */
 
446
#endif                          /* !defined(PHY_TYPE_NULL) */
 
447
 
 
448
typedef struct {
 
449
        u16 phy_type;
 
450
        u16 bandrange;
 
451
        u16 chain;
 
452
        const char *vars;
 
453
} pavars_t;
 
454
 
 
455
static const pavars_t pavars[] = {
 
456
        /* NPHY */
 
457
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_2G, 0, "pa2gw0a0 pa2gw1a0 pa2gw2a0"},
 
458
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_2G, 1, "pa2gw0a1 pa2gw1a1 pa2gw2a1"},
 
459
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GL, 0,
 
460
         "pa5glw0a0 pa5glw1a0 pa5glw2a0"},
 
461
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GL, 1,
 
462
         "pa5glw0a1 pa5glw1a1 pa5glw2a1"},
 
463
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GM, 0, "pa5gw0a0 pa5gw1a0 pa5gw2a0"},
 
464
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GM, 1, "pa5gw0a1 pa5gw1a1 pa5gw2a1"},
 
465
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GH, 0,
 
466
         "pa5ghw0a0 pa5ghw1a0 pa5ghw2a0"},
 
467
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GH, 1,
 
468
         "pa5ghw0a1 pa5ghw1a1 pa5ghw2a1"},
 
469
        /* LPPHY */
 
470
        {PHY_TYPE_LP, WL_CHAN_FREQ_RANGE_2G, 0, "pa0b0 pa0b1 pa0b2"},
 
471
        {PHY_TYPE_LP, WL_CHAN_FREQ_RANGE_5GL, 0, "pa1lob0 pa1lob1 pa1lob2"},
 
472
        {PHY_TYPE_LP, WL_CHAN_FREQ_RANGE_5GM, 0, "pa1b0 pa1b1 pa1b2"},
 
473
        {PHY_TYPE_LP, WL_CHAN_FREQ_RANGE_5GH, 0, "pa1hib0 pa1hib1 pa1hib2"},
 
474
        {PHY_TYPE_NULL, 0, 0, ""}
 
475
};
 
476
 
 
477
typedef struct {
 
478
        u16 phy_type;
 
479
        u16 bandrange;
 
480
        const char *vars;
 
481
} povars_t;
 
482
 
 
483
static const povars_t povars[] = {
 
484
        /* NPHY */
 
485
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_2G,
 
486
         "mcs2gpo0 mcs2gpo1 mcs2gpo2 mcs2gpo3 "
 
487
         "mcs2gpo4 mcs2gpo5 mcs2gpo6 mcs2gpo7"},
 
488
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GL,
 
489
         "mcs5glpo0 mcs5glpo1 mcs5glpo2 mcs5glpo3 "
 
490
         "mcs5glpo4 mcs5glpo5 mcs5glpo6 mcs5glpo7"},
 
491
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GM,
 
492
         "mcs5gpo0 mcs5gpo1 mcs5gpo2 mcs5gpo3 "
 
493
         "mcs5gpo4 mcs5gpo5 mcs5gpo6 mcs5gpo7"},
 
494
        {PHY_TYPE_N, WL_CHAN_FREQ_RANGE_5GH,
 
495
         "mcs5ghpo0 mcs5ghpo1 mcs5ghpo2 mcs5ghpo3 "
 
496
         "mcs5ghpo4 mcs5ghpo5 mcs5ghpo6 mcs5ghpo7"},
 
497
        {PHY_TYPE_NULL, 0, ""}
 
498
};
 
499
 
 
500
typedef struct {
 
501
        u8 tag;         /* Broadcom subtag name */
 
502
        u8 len;         /* Length field of the tuple, note that it includes the
 
503
                                 * subtag name (1 byte): 1 + tuple content length
 
504
                                 */
 
505
        const char *params;
 
506
} cis_tuple_t;
 
507
 
 
508
#define OTP_RAW         (0xff - 1)      /* Reserved tuple number for wrvar Raw input */
 
509
#define OTP_VERS_1      (0xff - 2)      /* CISTPL_VERS_1 */
 
510
#define OTP_MANFID      (0xff - 3)      /* CISTPL_MANFID */
 
511
#define OTP_RAW1        (0xff - 4)      /* Like RAW, but comes first */
 
512
 
 
513
#endif                          /* _bcmsrom_tbl_h_ */