← Back to branch summary

~louis/ubuntu/trusty/clamav/lp799623_fix_logrotate

« back to all changes in this revision

Viewing changes to libclamav/c++/PPCGenInstrInfo.inc

  • Committer: Bazaar Package Importer
  • Author(s): Scott Kitterman
  • Date: 2010-03-12 11:30:04 UTC
  • mfrom: (0.41.1 upstream)
  • Revision ID: james.westby@ubuntu.com-20100312113004-b0fop4bkycszdd0z
Tags: 0.96~rc1+dfsg-0ubuntu1
https://launchpad.net/bugs/537636
* New upstream RC - FFE (LP: #537636):
  - Add OfficialDatabaseOnly option to clamav-base.postinst.in
  - Add LocalSocketGroup option to clamav-base.postinst.in
  - Add LocalSocketMode option to clamav-base.postinst.in
  - Add CrossFilesystems option to clamav-base.postinst.in
  - Add ClamukoScannerCount option to clamav-base.postinst.in
  - Add BytecodeSecurity opiton to clamav-base.postinst.in
  - Add DetectionStatsHostID option to clamav-freshclam.postinst.in
  - Add Bytecode option to clamav-freshclam.postinst.in
  - Add MilterSocketGroup option to clamav-milter.postinst.in
  - Add MilterSocketMode option to clamav-milter.postinst.in
  - Add ReportHostname option to clamav-milter.postinst.in
  - Bump libclamav SO version to 6.1.0 in libclamav6.install
  - Drop clamdmon from clamav.examples (no longer shipped by upstream)
  - Drop libclamav.a from libclamav-dev.install (not built by upstream)
  - Update SO version for lintian override for libclamav6
  - Add new Bytecode Testing Tool, usr/bin/clambc, to clamav.install
  - Add build-depends on python and python-setuptools for new test suite
  - Update debian/copyright for the embedded copy of llvm (using the system
    llvm is not currently feasible)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/PPCGenInstrInfo.inc
 
1
//===- TableGen'erated file -------------------------------------*- C++ -*-===//
 
2
//
 
3
// Target Instruction Descriptors
 
4
//
 
5
// Automatically generated file, do not edit!
 
6
//
 
7
//===----------------------------------------------------------------------===//
 
8
 
 
9
namespace llvm {
 
10
 
 
11
static const TargetRegisterClass* Barriers1[] = { &PPC::CARRYRCRegClass, NULL };
 
12
static const unsigned ImplicitList1[] = { PPC::CARRY, 0 };
 
13
static const unsigned ImplicitList2[] = { PPC::R1, 0 };
 
14
static const unsigned ImplicitList3[] = { PPC::CR0, 0 };
 
15
static const unsigned ImplicitList4[] = { PPC::CTR, 0 };
 
16
static const unsigned ImplicitList5[] = { PPC::CTR8, PPC::RM, 0 };
 
17
static const TargetRegisterClass* Barriers2[] = { &PPC::CARRYRCRegClass, &PPC::CTRRC8RegClass, NULL };
 
18
static const unsigned ImplicitList6[] = { PPC::X0, PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::V0, PPC::V1, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::LR8, PPC::CTR8, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, PPC::CARRY, 0 };
 
19
static const unsigned ImplicitList7[] = { PPC::CTR, PPC::RM, 0 };
 
20
static const TargetRegisterClass* Barriers3[] = { &PPC::CARRYRCRegClass, &PPC::CTRRCRegClass, NULL };
 
21
static const unsigned ImplicitList8[] = { PPC::R0, PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::V0, PPC::V1, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::LR, PPC::CTR, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, PPC::CARRY, 0 };
 
22
static const unsigned ImplicitList9[] = { PPC::R0, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::V0, PPC::V1, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::LR, PPC::CTR, PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, PPC::CARRY, 0 };
 
23
static const unsigned ImplicitList10[] = { PPC::RM, 0 };
 
24
static const unsigned ImplicitList11[] = { PPC::LR, PPC::RM, 0 };
 
25
static const unsigned ImplicitList12[] = { PPC::X1, 0 };
 
26
static const unsigned ImplicitList13[] = { PPC::CTR8, 0 };
 
27
static const unsigned ImplicitList14[] = { PPC::LR, 0 };
 
28
static const unsigned ImplicitList15[] = { PPC::LR8, 0 };
 
29
static const TargetRegisterClass* Barriers4[] = { &PPC::CTRRCRegClass, NULL };
 
30
static const TargetRegisterClass* Barriers5[] = { &PPC::CTRRC8RegClass, NULL };
 
31
static const unsigned ImplicitList16[] = { PPC::CR6, 0 };
 
32
 
 
33
static const TargetOperandInfo OperandInfo2[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
34
static const TargetOperandInfo OperandInfo3[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, };
 
35
static const TargetOperandInfo OperandInfo4[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
36
static const TargetOperandInfo OperandInfo5[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
37
static const TargetOperandInfo OperandInfo6[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
38
static const TargetOperandInfo OperandInfo7[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, };
 
39
static const TargetOperandInfo OperandInfo8[] = { { 0, 0, 0 }, };
 
40
static const TargetOperandInfo OperandInfo9[] = { { 0, 0, 0 }, { 0, 0, 0 }, };
 
41
static const TargetOperandInfo OperandInfo10[] = { { PPC::GPRCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
42
static const TargetOperandInfo OperandInfo11[] = { { PPC::G8RCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, };
 
43
static const TargetOperandInfo OperandInfo12[] = { { PPC::GPRCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
44
static const TargetOperandInfo OperandInfo13[] = { { PPC::G8RCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { PPC::G8RCRegClassID, 0, 0 }, };
 
45
static const TargetOperandInfo OperandInfo14[] = { { 0, 0|(1<<TOI::Predicate), 0 }, { PPC::CRRCRegClassID, 0|(1<<TOI::Predicate), 0 }, { 0, 0, 0 }, };
 
46
static const TargetOperandInfo OperandInfo15[] = { { 0, 0|(1<<TOI::Predicate), 0 }, { PPC::CRRCRegClassID, 0|(1<<TOI::Predicate), 0 }, };
 
47
static const TargetOperandInfo OperandInfo16[] = { { PPC::CRRCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, };
 
48
static const TargetOperandInfo OperandInfo17[] = { { PPC::CRRCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
49
static const TargetOperandInfo OperandInfo18[] = { { PPC::CRRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
50
static const TargetOperandInfo OperandInfo19[] = { { PPC::CRRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
51
static const TargetOperandInfo OperandInfo20[] = { { 0, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, };
 
52
static const TargetOperandInfo OperandInfo21[] = { { PPC::CRBITRCRegClassID, 0, 0 }, { PPC::CRBITRCRegClassID, 0, 0 }, { PPC::CRBITRCRegClassID, 0, 0 }, };
 
53
static const TargetOperandInfo OperandInfo22[] = { { PPC::CRBITRCRegClassID, 0, 0 }, };
 
54
static const TargetOperandInfo OperandInfo23[] = { { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
55
static const TargetOperandInfo OperandInfo24[] = { { 0, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, };
 
56
static const TargetOperandInfo OperandInfo25[] = { { 0, 0, 0 }, { 0, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
57
static const TargetOperandInfo OperandInfo26[] = { { 0, 0, 0 }, { 0, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
58
static const TargetOperandInfo OperandInfo27[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
59
static const TargetOperandInfo OperandInfo28[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
60
static const TargetOperandInfo OperandInfo29[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
61
static const TargetOperandInfo OperandInfo30[] = { { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, };
 
62
static const TargetOperandInfo OperandInfo31[] = { { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, };
 
63
static const TargetOperandInfo OperandInfo32[] = { { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, };
 
64
static const TargetOperandInfo OperandInfo33[] = { { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, };
 
65
static const TargetOperandInfo OperandInfo34[] = { { PPC::CRRCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, };
 
66
static const TargetOperandInfo OperandInfo35[] = { { PPC::CRRCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, };
 
67
static const TargetOperandInfo OperandInfo36[] = { { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, };
 
68
static const TargetOperandInfo OperandInfo37[] = { { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, };
 
69
static const TargetOperandInfo OperandInfo38[] = { { PPC::F8RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, };
 
70
static const TargetOperandInfo OperandInfo39[] = { { PPC::F4RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, };
 
71
static const TargetOperandInfo OperandInfo40[] = { { PPC::F4RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, };
 
72
static const TargetOperandInfo OperandInfo41[] = { { 0, 0, 0 }, { 0, 0, ((0 << 16) | (1 << TOI::TIED_TO)) }, { 0, 0, 0 }, { 0, 0, 0 }, };
 
73
static const TargetOperandInfo OperandInfo42[] = { { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
74
static const TargetOperandInfo OperandInfo43[] = { { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
75
static const TargetOperandInfo OperandInfo44[] = { { PPC::GPRCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), ((1 << 16) | (1 << TOI::TIED_TO)) }, };
 
76
static const TargetOperandInfo OperandInfo45[] = { { PPC::G8RCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), ((1 << 16) | (1 << TOI::TIED_TO)) }, };
 
77
static const TargetOperandInfo OperandInfo46[] = { { PPC::GPRCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
78
static const TargetOperandInfo OperandInfo47[] = { { PPC::G8RCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
79
static const TargetOperandInfo OperandInfo48[] = { { PPC::G8RCRegClassID, 0, 0 }, };
 
80
static const TargetOperandInfo OperandInfo49[] = { { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, };
 
81
static const TargetOperandInfo OperandInfo50[] = { { PPC::F8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
82
static const TargetOperandInfo OperandInfo51[] = { { PPC::F8RCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), ((1 << 16) | (1 << TOI::TIED_TO)) }, };
 
83
static const TargetOperandInfo OperandInfo52[] = { { PPC::F8RCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
84
static const TargetOperandInfo OperandInfo53[] = { { PPC::F4RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
85
static const TargetOperandInfo OperandInfo54[] = { { PPC::F4RCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), ((1 << 16) | (1 << TOI::TIED_TO)) }, };
 
86
static const TargetOperandInfo OperandInfo55[] = { { PPC::F4RCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
87
static const TargetOperandInfo OperandInfo56[] = { { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
88
static const TargetOperandInfo OperandInfo57[] = { { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
89
static const TargetOperandInfo OperandInfo58[] = { { PPC::VRRCRegClassID, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, };
 
90
static const TargetOperandInfo OperandInfo59[] = { { PPC::CRRCRegClassID, 0, 0 }, { PPC::CRRCRegClassID, 0, 0 }, };
 
91
static const TargetOperandInfo OperandInfo60[] = { { PPC::GPRCRegClassID, 0, 0 }, };
 
92
static const TargetOperandInfo OperandInfo61[] = { { PPC::F8RCRegClassID, 0, 0 }, };
 
93
static const TargetOperandInfo OperandInfo62[] = { { PPC::VRRCRegClassID, 0, 0 }, };
 
94
static const TargetOperandInfo OperandInfo63[] = { { 0, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
95
static const TargetOperandInfo OperandInfo64[] = { { PPC::F8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, ((0 << 16) | (1 << TOI::TIED_TO)) }, };
 
96
static const TargetOperandInfo OperandInfo65[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
97
static const TargetOperandInfo OperandInfo66[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, };
 
98
static const TargetOperandInfo OperandInfo67[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
99
static const TargetOperandInfo OperandInfo68[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, };
 
100
static const TargetOperandInfo OperandInfo69[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, ((0 << 16) | (1 << TOI::TIED_TO)) }, { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, };
 
101
static const TargetOperandInfo OperandInfo70[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, ((0 << 16) | (1 << TOI::TIED_TO)) }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, };
 
102
static const TargetOperandInfo OperandInfo71[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, };
 
103
static const TargetOperandInfo OperandInfo72[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0, 0 }, };
 
104
static const TargetOperandInfo OperandInfo73[] = { { PPC::F4RCRegClassID, 0, 0 }, { PPC::CRRCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, { PPC::F4RCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
105
static const TargetOperandInfo OperandInfo74[] = { { PPC::F8RCRegClassID, 0, 0 }, { PPC::CRRCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, { PPC::F8RCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
106
static const TargetOperandInfo OperandInfo75[] = { { PPC::GPRCRegClassID, 0, 0 }, { PPC::CRRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
107
static const TargetOperandInfo OperandInfo76[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::CRRCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
108
static const TargetOperandInfo OperandInfo77[] = { { PPC::VRRCRegClassID, 0, 0 }, { PPC::CRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
109
static const TargetOperandInfo OperandInfo78[] = { { PPC::G8RCRegClassID, 0, 0 }, { PPC::G8RCRegClassID, 0, 0 }, { PPC::GPRCRegClassID, 0, 0 }, };
 
110
static const TargetOperandInfo OperandInfo79[] = { { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { PPC::GPRCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), ((0 << 16) | (1 << TOI::TIED_TO)) }, };
 
111
static const TargetOperandInfo OperandInfo80[] = { { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { PPC::G8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), ((0 << 16) | (1 << TOI::TIED_TO)) }, };
 
112
static const TargetOperandInfo OperandInfo81[] = { { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { PPC::F8RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), ((0 << 16) | (1 << TOI::TIED_TO)) }, };
 
113
static const TargetOperandInfo OperandInfo82[] = { { 0, 0|(1<<TOI::LookupPtrRegClass), 0 }, { PPC::F4RCRegClassID, 0, 0 }, { 0, 0, 0 }, { 0, 0|(1<<TOI::LookupPtrRegClass), ((0 << 16) | (1 << TOI::TIED_TO)) }, };
 
114
static const TargetOperandInfo OperandInfo83[] = { { PPC::CTRRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
115
static const TargetOperandInfo OperandInfo84[] = { { PPC::CTRRC8RegClassID, 0, 0 }, { 0, 0, 0 }, };
 
116
static const TargetOperandInfo OperandInfo85[] = { { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, };
 
117
static const TargetOperandInfo OperandInfo86[] = { { PPC::VRRCRegClassID, 0, 0 }, { 0, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, };
 
118
static const TargetOperandInfo OperandInfo87[] = { { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, };
 
119
static const TargetOperandInfo OperandInfo88[] = { { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, };
 
120
static const TargetOperandInfo OperandInfo89[] = { { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, { PPC::VRRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
121
static const TargetOperandInfo OperandInfo90[] = { { PPC::VRRCRegClassID, 0, 0 }, { 0, 0, 0 }, };
 
122
 
 
123
static const TargetInstrDesc PPCInsts[] = {
 
124
  { 0,  0,      0,      52,     "PHI", 0|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, 0 },  // Inst #0 = PHI
 
125
  { 1,  0,      0,      52,     "INLINEASM", 0|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, 0 },  // Inst #1 = INLINEASM
 
126
  { 2,  1,      0,      52,     "DBG_LABEL", 0|(1<<TID::NotDuplicable)|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo8 },  // Inst #2 = DBG_LABEL
 
127
  { 3,  1,      0,      52,     "EH_LABEL", 0|(1<<TID::NotDuplicable)|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo8 },  // Inst #3 = EH_LABEL
 
128
  { 4,  1,      0,      52,     "GC_LABEL", 0|(1<<TID::NotDuplicable)|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo8 },  // Inst #4 = GC_LABEL
 
129
  { 5,  0,      0,      52,     "KILL", 0|(1<<TID::Variadic), 0, NULL, NULL, NULL, 0 },  // Inst #5 = KILL
 
130
  { 6,  3,      1,      52,     "EXTRACT_SUBREG", 0, 0, NULL, NULL, NULL, OperandInfo20 },  // Inst #6 = EXTRACT_SUBREG
 
131
  { 7,  4,      1,      52,     "INSERT_SUBREG", 0, 0, NULL, NULL, NULL, OperandInfo41 },  // Inst #7 = INSERT_SUBREG
 
132
  { 8,  1,      1,      52,     "IMPLICIT_DEF", 0|(1<<TID::Rematerializable)|(1<<TID::CheapAsAMove), 0, NULL, NULL, NULL, OperandInfo8 },  // Inst #8 = IMPLICIT_DEF
 
133
  { 9,  4,      1,      52,     "SUBREG_TO_REG", 0, 0, NULL, NULL, NULL, OperandInfo24 },  // Inst #9 = SUBREG_TO_REG
 
134
  { 10, 3,      1,      52,     "COPY_TO_REGCLASS", 0|(1<<TID::CheapAsAMove), 0, NULL, NULL, NULL, OperandInfo20 },  // Inst #10 = COPY_TO_REGCLASS
 
135
  { 11, 0,      0,      52,     "DBG_VALUE", 0|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects)|(1<<TID::CheapAsAMove), 0, NULL, NULL, NULL, 0 },  // Inst #11 = DBG_VALUE
 
136
  { 12, 3,      1,      14,     "ADD4", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #12 = ADD4
 
137
  { 13, 3,      1,      14,     "ADD8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #13 = ADD8
 
138
  { 14, 3,      1,      14,     "ADDC", 0, 0|(1<<2)|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo2 },  // Inst #14 = ADDC
 
139
  { 15, 3,      1,      14,     "ADDC8", 0, 0|(1<<2)|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo3 },  // Inst #15 = ADDC8
 
140
  { 16, 3,      1,      14,     "ADDE", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo2 },  // Inst #16 = ADDE
 
141
  { 17, 3,      1,      14,     "ADDE8", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo3 },  // Inst #17 = ADDE8
 
142
  { 18, 3,      1,      14,     "ADDI", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo4 },  // Inst #18 = ADDI
 
143
  { 19, 3,      1,      14,     "ADDI8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo5 },  // Inst #19 = ADDI8
 
144
  { 20, 3,      1,      14,     "ADDIC", 0, 0|(1<<2)|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo4 },  // Inst #20 = ADDIC
 
145
  { 21, 3,      1,      14,     "ADDIC8", 0, 0|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo5 },  // Inst #21 = ADDIC8
 
146
  { 22, 3,      1,      14,     "ADDICo", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo4 },  // Inst #22 = ADDICo
 
147
  { 23, 3,      1,      14,     "ADDIS", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo4 },  // Inst #23 = ADDIS
 
148
  { 24, 3,      1,      14,     "ADDIS8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo5 },  // Inst #24 = ADDIS8
 
149
  { 25, 2,      1,      14,     "ADDME", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo6 },  // Inst #25 = ADDME
 
150
  { 26, 2,      1,      14,     "ADDME8", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo7 },  // Inst #26 = ADDME8
 
151
  { 27, 2,      1,      14,     "ADDZE", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo6 },  // Inst #27 = ADDZE
 
152
  { 28, 2,      1,      14,     "ADDZE8", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo7 },  // Inst #28 = ADDZE8
 
153
  { 29, 1,      0,      52,     "ADJCALLSTACKDOWN", 0, 0, ImplicitList2, ImplicitList2, NULL, OperandInfo8 },  // Inst #29 = ADJCALLSTACKDOWN
 
154
  { 30, 2,      0,      52,     "ADJCALLSTACKUP", 0, 0, ImplicitList2, ImplicitList2, NULL, OperandInfo9 },  // Inst #30 = ADJCALLSTACKUP
 
155
  { 31, 3,      1,      14,     "AND", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #31 = AND
 
156
  { 32, 3,      1,      14,     "AND8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #32 = AND8
 
157
  { 33, 3,      1,      14,     "ANDC", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #33 = ANDC
 
158
  { 34, 3,      1,      14,     "ANDC8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #34 = ANDC8
 
159
  { 35, 3,      1,      14,     "ANDISo", 0, 0|(1<<3), NULL, ImplicitList3, NULL, OperandInfo4 },  // Inst #35 = ANDISo
 
160
  { 36, 3,      1,      14,     "ANDISo8", 0, 0|(1<<3), NULL, ImplicitList3, NULL, OperandInfo5 },  // Inst #36 = ANDISo8
 
161
  { 37, 3,      1,      14,     "ANDIo", 0, 0|(1<<3), NULL, ImplicitList3, NULL, OperandInfo4 },  // Inst #37 = ANDIo
 
162
  { 38, 3,      1,      14,     "ANDIo8", 0, 0|(1<<3), NULL, ImplicitList3, NULL, OperandInfo5 },  // Inst #38 = ANDIo8
 
163
  { 39, 5,      1,      52,     "ATOMIC_CMP_SWAP_I16", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo10 },  // Inst #39 = ATOMIC_CMP_SWAP_I16
 
164
  { 40, 5,      1,      52,     "ATOMIC_CMP_SWAP_I32", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo10 },  // Inst #40 = ATOMIC_CMP_SWAP_I32
 
165
  { 41, 5,      1,      52,     "ATOMIC_CMP_SWAP_I64", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo11 },  // Inst #41 = ATOMIC_CMP_SWAP_I64
 
166
  { 42, 5,      1,      52,     "ATOMIC_CMP_SWAP_I8", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo10 },  // Inst #42 = ATOMIC_CMP_SWAP_I8
 
167
  { 43, 4,      1,      52,     "ATOMIC_LOAD_ADD_I16", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #43 = ATOMIC_LOAD_ADD_I16
 
168
  { 44, 4,      1,      52,     "ATOMIC_LOAD_ADD_I32", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #44 = ATOMIC_LOAD_ADD_I32
 
169
  { 45, 4,      1,      52,     "ATOMIC_LOAD_ADD_I64", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo13 },  // Inst #45 = ATOMIC_LOAD_ADD_I64
 
170
  { 46, 4,      1,      52,     "ATOMIC_LOAD_ADD_I8", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #46 = ATOMIC_LOAD_ADD_I8
 
171
  { 47, 4,      1,      52,     "ATOMIC_LOAD_AND_I16", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #47 = ATOMIC_LOAD_AND_I16
 
172
  { 48, 4,      1,      52,     "ATOMIC_LOAD_AND_I32", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #48 = ATOMIC_LOAD_AND_I32
 
173
  { 49, 4,      1,      52,     "ATOMIC_LOAD_AND_I64", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo13 },  // Inst #49 = ATOMIC_LOAD_AND_I64
 
174
  { 50, 4,      1,      52,     "ATOMIC_LOAD_AND_I8", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #50 = ATOMIC_LOAD_AND_I8
 
175
  { 51, 4,      1,      52,     "ATOMIC_LOAD_NAND_I16", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #51 = ATOMIC_LOAD_NAND_I16
 
176
  { 52, 4,      1,      52,     "ATOMIC_LOAD_NAND_I32", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #52 = ATOMIC_LOAD_NAND_I32
 
177
  { 53, 4,      1,      52,     "ATOMIC_LOAD_NAND_I64", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo13 },  // Inst #53 = ATOMIC_LOAD_NAND_I64
 
178
  { 54, 4,      1,      52,     "ATOMIC_LOAD_NAND_I8", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #54 = ATOMIC_LOAD_NAND_I8
 
179
  { 55, 4,      1,      52,     "ATOMIC_LOAD_OR_I16", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #55 = ATOMIC_LOAD_OR_I16
 
180
  { 56, 4,      1,      52,     "ATOMIC_LOAD_OR_I32", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #56 = ATOMIC_LOAD_OR_I32
 
181
  { 57, 4,      1,      52,     "ATOMIC_LOAD_OR_I64", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo13 },  // Inst #57 = ATOMIC_LOAD_OR_I64
 
182
  { 58, 4,      1,      52,     "ATOMIC_LOAD_OR_I8", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #58 = ATOMIC_LOAD_OR_I8
 
183
  { 59, 4,      1,      52,     "ATOMIC_LOAD_SUB_I16", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #59 = ATOMIC_LOAD_SUB_I16
 
184
  { 60, 4,      1,      52,     "ATOMIC_LOAD_SUB_I32", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #60 = ATOMIC_LOAD_SUB_I32
 
185
  { 61, 4,      1,      52,     "ATOMIC_LOAD_SUB_I64", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo13 },  // Inst #61 = ATOMIC_LOAD_SUB_I64
 
186
  { 62, 4,      1,      52,     "ATOMIC_LOAD_SUB_I8", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #62 = ATOMIC_LOAD_SUB_I8
 
187
  { 63, 4,      1,      52,     "ATOMIC_LOAD_XOR_I16", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #63 = ATOMIC_LOAD_XOR_I16
 
188
  { 64, 4,      1,      52,     "ATOMIC_LOAD_XOR_I32", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #64 = ATOMIC_LOAD_XOR_I32
 
189
  { 65, 4,      1,      52,     "ATOMIC_LOAD_XOR_I64", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo13 },  // Inst #65 = ATOMIC_LOAD_XOR_I64
 
190
  { 66, 4,      1,      52,     "ATOMIC_LOAD_XOR_I8", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #66 = ATOMIC_LOAD_XOR_I8
 
191
  { 67, 4,      1,      52,     "ATOMIC_SWAP_I16", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #67 = ATOMIC_SWAP_I16
 
192
  { 68, 4,      1,      52,     "ATOMIC_SWAP_I32", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #68 = ATOMIC_SWAP_I32
 
193
  { 69, 4,      1,      52,     "ATOMIC_SWAP_I64", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo13 },  // Inst #69 = ATOMIC_SWAP_I64
 
194
  { 70, 4,      1,      52,     "ATOMIC_SWAP_I8", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UsesCustomInserter), 0, ImplicitList3, NULL, NULL, OperandInfo12 },  // Inst #70 = ATOMIC_SWAP_I8
 
195
  { 71, 1,      0,      0,      "B", 0|(1<<TID::Branch)|(1<<TID::Barrier)|(1<<TID::Terminator), 0|(7<<3), NULL, NULL, NULL, OperandInfo8 },  // Inst #71 = B
 
196
  { 72, 3,      0,      0,      "BCC", 0|(1<<TID::Branch)|(1<<TID::Predicable)|(1<<TID::Terminator)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), NULL, NULL, NULL, OperandInfo14 },  // Inst #72 = BCC
 
197
  { 73, 0,      0,      0,      "BCTR", 0|(1<<TID::Branch)|(1<<TID::IndirectBranch)|(1<<TID::Barrier)|(1<<TID::Terminator)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList4, NULL, NULL, 0 },  // Inst #73 = BCTR
 
198
  { 74, 0,      0,      0,      "BCTRL8_Darwin", 0|(1<<TID::Call)|(1<<TID::Variadic), 0|(7<<3), ImplicitList5, ImplicitList6, Barriers2, 0 },  // Inst #74 = BCTRL8_Darwin
 
199
  { 75, 0,      0,      0,      "BCTRL8_ELF", 0|(1<<TID::Call)|(1<<TID::Variadic), 0|(7<<3), ImplicitList5, ImplicitList6, Barriers2, 0 },  // Inst #75 = BCTRL8_ELF
 
200
  { 76, 0,      0,      0,      "BCTRL_Darwin", 0|(1<<TID::Call)|(1<<TID::Variadic), 0|(7<<3), ImplicitList7, ImplicitList8, Barriers3, 0 },  // Inst #76 = BCTRL_Darwin
 
201
  { 77, 0,      0,      0,      "BCTRL_SVR4", 0|(1<<TID::Call)|(1<<TID::Variadic), 0|(7<<3), ImplicitList7, ImplicitList9, Barriers3, 0 },  // Inst #77 = BCTRL_SVR4
 
202
  { 78, 1,      0,      0,      "BL8_Darwin", 0|(1<<TID::Call)|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList10, ImplicitList6, Barriers2, OperandInfo8 },  // Inst #78 = BL8_Darwin
 
203
  { 79, 1,      0,      0,      "BL8_ELF", 0|(1<<TID::Call)|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList10, ImplicitList6, Barriers2, OperandInfo8 },  // Inst #79 = BL8_ELF
 
204
  { 80, 1,      0,      0,      "BLA8_Darwin", 0|(1<<TID::Call)|(1<<TID::Variadic), 0|(7<<3), ImplicitList10, ImplicitList6, Barriers2, OperandInfo8 },  // Inst #80 = BLA8_Darwin
 
205
  { 81, 1,      0,      0,      "BLA8_ELF", 0|(1<<TID::Call)|(1<<TID::Variadic), 0|(7<<3), ImplicitList10, ImplicitList6, Barriers2, OperandInfo8 },  // Inst #81 = BLA8_ELF
 
206
  { 82, 1,      0,      0,      "BLA_Darwin", 0|(1<<TID::Call)|(1<<TID::Variadic), 0|(7<<3), ImplicitList10, ImplicitList8, Barriers3, OperandInfo8 },  // Inst #82 = BLA_Darwin
 
207
  { 83, 1,      0,      0,      "BLA_SVR4", 0|(1<<TID::Call)|(1<<TID::Variadic), 0|(7<<3), ImplicitList10, ImplicitList9, Barriers3, OperandInfo8 },  // Inst #83 = BLA_SVR4
 
208
  { 84, 2,      0,      0,      "BLR", 0|(1<<TID::Return)|(1<<TID::Barrier)|(1<<TID::Predicable)|(1<<TID::Terminator), 0|(7<<3), ImplicitList11, NULL, NULL, OperandInfo15 },  // Inst #84 = BLR
 
209
  { 85, 1,      0,      0,      "BL_Darwin", 0|(1<<TID::Call)|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList10, ImplicitList8, Barriers3, OperandInfo8 },  // Inst #85 = BL_Darwin
 
210
  { 86, 1,      0,      0,      "BL_SVR4", 0|(1<<TID::Call)|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList10, ImplicitList9, Barriers3, OperandInfo8 },  // Inst #86 = BL_SVR4
 
211
  { 87, 3,      1,      11,     "CMPD", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo16 },  // Inst #87 = CMPD
 
212
  { 88, 3,      1,      11,     "CMPDI", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo17 },  // Inst #88 = CMPDI
 
213
  { 89, 3,      1,      11,     "CMPLD", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo16 },  // Inst #89 = CMPLD
 
214
  { 90, 3,      1,      11,     "CMPLDI", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo17 },  // Inst #90 = CMPLDI
 
215
  { 91, 3,      1,      11,     "CMPLW", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo18 },  // Inst #91 = CMPLW
 
216
  { 92, 3,      1,      11,     "CMPLWI", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo19 },  // Inst #92 = CMPLWI
 
217
  { 93, 3,      1,      11,     "CMPW", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo18 },  // Inst #93 = CMPW
 
218
  { 94, 3,      1,      11,     "CMPWI", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo19 },  // Inst #94 = CMPWI
 
219
  { 95, 2,      1,      14,     "CNTLZD", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo7 },  // Inst #95 = CNTLZD
 
220
  { 96, 2,      1,      14,     "CNTLZW", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo6 },  // Inst #96 = CNTLZW
 
221
  { 97, 3,      1,      1,      "CREQV", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo21 },  // Inst #97 = CREQV
 
222
  { 98, 3,      1,      1,      "CROR", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo21 },  // Inst #98 = CROR
 
223
  { 99, 1,      1,      1,      "CRSET", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo22 },  // Inst #99 = CRSET
 
224
  { 100,        2,      0,      30,     "DCBA", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo23 },  // Inst #100 = DCBA
 
225
  { 101,        2,      0,      30,     "DCBF", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo23 },  // Inst #101 = DCBF
 
226
  { 102,        2,      0,      30,     "DCBI", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo23 },  // Inst #102 = DCBI
 
227
  { 103,        2,      0,      30,     "DCBST", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo23 },  // Inst #103 = DCBST
 
228
  { 104,        2,      0,      30,     "DCBT", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo23 },  // Inst #104 = DCBT
 
229
  { 105,        2,      0,      30,     "DCBTST", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo23 },  // Inst #105 = DCBTST
 
230
  { 106,        2,      0,      30,     "DCBZ", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo23 },  // Inst #106 = DCBZ
 
231
  { 107,        2,      0,      30,     "DCBZL", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo23 },  // Inst #107 = DCBZL
 
232
  { 108,        3,      1,      12,     "DIVD", 0, 0|1|(1<<2)|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #108 = DIVD
 
233
  { 109,        3,      1,      12,     "DIVDU", 0, 0|1|(1<<2)|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #109 = DIVDU
 
234
  { 110,        3,      1,      13,     "DIVW", 0, 0|1|(1<<2)|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #110 = DIVW
 
235
  { 111,        3,      1,      13,     "DIVWU", 0, 0|1|(1<<2)|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #111 = DIVWU
 
236
  { 112,        4,      0,      33,     "DSS", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo24 },  // Inst #112 = DSS
 
237
  { 113,        4,      0,      33,     "DSSALL", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo24 },  // Inst #113 = DSSALL
 
238
  { 114,        4,      0,      33,     "DST", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo25 },  // Inst #114 = DST
 
239
  { 115,        4,      0,      33,     "DST64", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo26 },  // Inst #115 = DST64
 
240
  { 116,        4,      0,      33,     "DSTST", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo25 },  // Inst #116 = DSTST
 
241
  { 117,        4,      0,      33,     "DSTST64", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo26 },  // Inst #117 = DSTST64
 
242
  { 118,        4,      0,      33,     "DSTSTT", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo25 },  // Inst #118 = DSTSTT
 
243
  { 119,        4,      0,      33,     "DSTSTT64", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo26 },  // Inst #119 = DSTSTT64
 
244
  { 120,        4,      0,      33,     "DSTT", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo25 },  // Inst #120 = DSTT
 
245
  { 121,        4,      0,      33,     "DSTT64", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo26 },  // Inst #121 = DSTT64
 
246
  { 122,        4,      1,      52,     "DYNALLOC", 0, 0, ImplicitList2, ImplicitList2, NULL, OperandInfo27 },  // Inst #122 = DYNALLOC
 
247
  { 123,        4,      1,      52,     "DYNALLOC8", 0, 0, ImplicitList12, ImplicitList12, NULL, OperandInfo28 },  // Inst #123 = DYNALLOC8
 
248
  { 124,        3,      1,      14,     "EQV", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #124 = EQV
 
249
  { 125,        3,      1,      14,     "EQV8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #125 = EQV8
 
250
  { 126,        2,      1,      14,     "EXTSB", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo6 },  // Inst #126 = EXTSB
 
251
  { 127,        2,      1,      14,     "EXTSB8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo7 },  // Inst #127 = EXTSB8
 
252
  { 128,        2,      1,      14,     "EXTSH", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo6 },  // Inst #128 = EXTSH
 
253
  { 129,        2,      1,      14,     "EXTSH8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo7 },  // Inst #129 = EXTSH8
 
254
  { 130,        2,      1,      14,     "EXTSW", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo7 },  // Inst #130 = EXTSW
 
255
  { 131,        2,      1,      14,     "EXTSW_32", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo6 },  // Inst #131 = EXTSW_32
 
256
  { 132,        2,      1,      14,     "EXTSW_32_64", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo29 },  // Inst #132 = EXTSW_32_64
 
257
  { 133,        2,      1,      8,      "FABSD", 0, 0|(3<<3), NULL, NULL, NULL, OperandInfo30 },  // Inst #133 = FABSD
 
258
  { 134,        2,      1,      8,      "FABSS", 0, 0|(3<<3), NULL, NULL, NULL, OperandInfo31 },  // Inst #134 = FABSS
 
259
  { 135,        3,      1,      8,      "FADD", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo32 },  // Inst #135 = FADD
 
260
  { 136,        3,      1,      8,      "FADDS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo33 },  // Inst #136 = FADDS
 
261
  { 137,        3,      1,      8,      "FADDrtz", 0, 0|(1<<1)|(3<<3), ImplicitList10, NULL, NULL, OperandInfo32 },  // Inst #137 = FADDrtz
 
262
  { 138,        2,      1,      8,      "FCFID", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo30 },  // Inst #138 = FCFID
 
263
  { 139,        3,      1,      4,      "FCMPUD", 0|(1<<TID::UnmodeledSideEffects), 0|(3<<3), NULL, NULL, NULL, OperandInfo34 },  // Inst #139 = FCMPUD
 
264
  { 140,        3,      1,      4,      "FCMPUS", 0|(1<<TID::UnmodeledSideEffects), 0|(3<<3), NULL, NULL, NULL, OperandInfo35 },  // Inst #140 = FCMPUS
 
265
  { 141,        2,      1,      8,      "FCTIDZ", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo30 },  // Inst #141 = FCTIDZ
 
266
  { 142,        2,      1,      8,      "FCTIWZ", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo30 },  // Inst #142 = FCTIWZ
 
267
  { 143,        3,      1,      5,      "FDIV", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo32 },  // Inst #143 = FDIV
 
268
  { 144,        3,      1,      6,      "FDIVS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo33 },  // Inst #144 = FDIVS
 
269
  { 145,        4,      1,      7,      "FMADD", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo36 },  // Inst #145 = FMADD
 
270
  { 146,        4,      1,      8,      "FMADDS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo37 },  // Inst #146 = FMADDS
 
271
  { 147,        2,      1,      8,      "FMR", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo31 },  // Inst #147 = FMR
 
272
  { 148,        2,      1,      8,      "FMRSD", 0, 0, NULL, NULL, NULL, OperandInfo38 },  // Inst #148 = FMRSD
 
273
  { 149,        4,      1,      7,      "FMSUB", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo36 },  // Inst #149 = FMSUB
 
274
  { 150,        4,      1,      8,      "FMSUBS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo37 },  // Inst #150 = FMSUBS
 
275
  { 151,        3,      1,      7,      "FMUL", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo32 },  // Inst #151 = FMUL
 
276
  { 152,        3,      1,      8,      "FMULS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo33 },  // Inst #152 = FMULS
 
277
  { 153,        2,      1,      8,      "FNABSD", 0, 0|(3<<3), NULL, NULL, NULL, OperandInfo30 },  // Inst #153 = FNABSD
 
278
  { 154,        2,      1,      8,      "FNABSS", 0, 0|(3<<3), NULL, NULL, NULL, OperandInfo31 },  // Inst #154 = FNABSS
 
279
  { 155,        2,      1,      8,      "FNEGD", 0, 0|(3<<3), NULL, NULL, NULL, OperandInfo30 },  // Inst #155 = FNEGD
 
280
  { 156,        2,      1,      8,      "FNEGS", 0, 0|(3<<3), NULL, NULL, NULL, OperandInfo31 },  // Inst #156 = FNEGS
 
281
  { 157,        4,      1,      7,      "FNMADD", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo36 },  // Inst #157 = FNMADD
 
282
  { 158,        4,      1,      8,      "FNMADDS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo37 },  // Inst #158 = FNMADDS
 
283
  { 159,        4,      1,      7,      "FNMSUB", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo36 },  // Inst #159 = FNMSUB
 
284
  { 160,        4,      1,      8,      "FNMSUBS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo37 },  // Inst #160 = FNMSUBS
 
285
  { 161,        2,      1,      8,      "FRSP", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo39 },  // Inst #161 = FRSP
 
286
  { 162,        4,      1,      8,      "FSELD", 0, 0|(3<<3), NULL, NULL, NULL, OperandInfo36 },  // Inst #162 = FSELD
 
287
  { 163,        4,      1,      8,      "FSELS", 0, 0|(3<<3), NULL, NULL, NULL, OperandInfo40 },  // Inst #163 = FSELS
 
288
  { 164,        2,      1,      10,     "FSQRT", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo30 },  // Inst #164 = FSQRT
 
289
  { 165,        2,      1,      10,     "FSQRTS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo31 },  // Inst #165 = FSQRTS
 
290
  { 166,        3,      1,      8,      "FSUB", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo32 },  // Inst #166 = FSUB
 
291
  { 167,        3,      1,      8,      "FSUBS", 0, 0|(3<<3), ImplicitList10, NULL, NULL, OperandInfo33 },  // Inst #167 = FSUBS
 
292
  { 168,        3,      1,      14,     "LA", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo4 },  // Inst #168 = LA
 
293
  { 169,        3,      1,      33,     "LBZ", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo42 },  // Inst #169 = LBZ
 
294
  { 170,        3,      1,      33,     "LBZ8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #170 = LBZ8
 
295
  { 171,        4,      2,      33,     "LBZU", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo44 },  // Inst #171 = LBZU
 
296
  { 172,        4,      2,      33,     "LBZU8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo45 },  // Inst #172 = LBZU8
 
297
  { 173,        3,      1,      33,     "LBZX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #173 = LBZX
 
298
  { 174,        3,      1,      33,     "LBZX8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #174 = LBZX8
 
299
  { 175,        3,      1,      35,     "LD", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #175 = LD
 
300
  { 176,        3,      1,      36,     "LDARX", 0|(1<<TID::MayLoad), 0, NULL, NULL, NULL, OperandInfo47 },  // Inst #176 = LDARX
 
301
  { 177,        4,      2,      35,     "LDU", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo45 },  // Inst #177 = LDU
 
302
  { 178,        3,      1,      35,     "LDX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #178 = LDX
 
303
  { 179,        1,      0,      35,     "LDinto_toc", 0|(1<<TID::FoldableAsLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo48 },  // Inst #179 = LDinto_toc
 
304
  { 180,        3,      1,      35,     "LDtoc", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo49 },  // Inst #180 = LDtoc
 
305
  { 181,        0,      0,      35,     "LDtoc_restore", 0|(1<<TID::FoldableAsLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, 0 },  // Inst #181 = LDtoc_restore
 
306
  { 182,        3,      1,      37,     "LFD", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo50 },  // Inst #182 = LFD
 
307
  { 183,        4,      2,      37,     "LFDU", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo51 },  // Inst #183 = LFDU
 
308
  { 184,        3,      1,      38,     "LFDX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo52 },  // Inst #184 = LFDX
 
309
  { 185,        3,      1,      38,     "LFS", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo53 },  // Inst #185 = LFS
 
310
  { 186,        4,      2,      38,     "LFSU", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo54 },  // Inst #186 = LFSU
 
311
  { 187,        3,      1,      38,     "LFSX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo55 },  // Inst #187 = LFSX
 
312
  { 188,        3,      1,      39,     "LHA", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo42 },  // Inst #188 = LHA
 
313
  { 189,        3,      1,      39,     "LHA8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #189 = LHA8
 
314
  { 190,        4,      2,      33,     "LHAU", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo44 },  // Inst #190 = LHAU
 
315
  { 191,        4,      2,      33,     "LHAU8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo45 },  // Inst #191 = LHAU8
 
316
  { 192,        3,      1,      39,     "LHAX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #192 = LHAX
 
317
  { 193,        3,      1,      39,     "LHAX8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #193 = LHAX8
 
318
  { 194,        3,      1,      33,     "LHBRX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #194 = LHBRX
 
319
  { 195,        3,      1,      33,     "LHZ", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo42 },  // Inst #195 = LHZ
 
320
  { 196,        3,      1,      33,     "LHZ8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #196 = LHZ8
 
321
  { 197,        4,      2,      33,     "LHZU", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo44 },  // Inst #197 = LHZU
 
322
  { 198,        4,      2,      33,     "LHZU8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo45 },  // Inst #198 = LHZU8
 
323
  { 199,        3,      1,      33,     "LHZX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #199 = LHZX
 
324
  { 200,        3,      1,      33,     "LHZX8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #200 = LHZX8
 
325
  { 201,        2,      1,      14,     "LI", 0|(1<<TID::Rematerializable), 0|(1<<3), NULL, NULL, NULL, OperandInfo56 },  // Inst #201 = LI
 
326
  { 202,        2,      1,      14,     "LI8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo57 },  // Inst #202 = LI8
 
327
  { 203,        2,      1,      14,     "LIS", 0|(1<<TID::Rematerializable), 0|(1<<3), NULL, NULL, NULL, OperandInfo56 },  // Inst #203 = LIS
 
328
  { 204,        2,      1,      14,     "LIS8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo57 },  // Inst #204 = LIS8
 
329
  { 205,        3,      1,      33,     "LVEBX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #205 = LVEBX
 
330
  { 206,        3,      1,      33,     "LVEHX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #206 = LVEHX
 
331
  { 207,        3,      1,      33,     "LVEWX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #207 = LVEWX
 
332
  { 208,        3,      1,      33,     "LVSL", 0, 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #208 = LVSL
 
333
  { 209,        3,      1,      33,     "LVSR", 0, 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #209 = LVSR
 
334
  { 210,        3,      1,      33,     "LVX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #210 = LVX
 
335
  { 211,        3,      1,      33,     "LVXL", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #211 = LVXL
 
336
  { 212,        3,      1,      42,     "LWA", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #212 = LWA
 
337
  { 213,        3,      1,      43,     "LWARX", 0|(1<<TID::MayLoad), 0, NULL, NULL, NULL, OperandInfo46 },  // Inst #213 = LWARX
 
338
  { 214,        3,      1,      39,     "LWAX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #214 = LWAX
 
339
  { 215,        3,      1,      33,     "LWBRX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #215 = LWBRX
 
340
  { 216,        3,      1,      33,     "LWZ", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo42 },  // Inst #216 = LWZ
 
341
  { 217,        3,      1,      33,     "LWZ8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #217 = LWZ8
 
342
  { 218,        4,      2,      33,     "LWZU", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo44 },  // Inst #218 = LWZU
 
343
  { 219,        4,      2,      33,     "LWZU8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo45 },  // Inst #219 = LWZU8
 
344
  { 220,        3,      1,      33,     "LWZX", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #220 = LWZX
 
345
  { 221,        3,      1,      33,     "LWZX8", 0|(1<<TID::FoldableAsLoad)|(1<<TID::MayLoad), 0|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #221 = LWZX8
 
346
  { 222,        2,      1,      2,      "MCRF", 0|(1<<TID::UnmodeledSideEffects), 0|1|(4<<3), NULL, NULL, NULL, OperandInfo59 },  // Inst #222 = MCRF
 
347
  { 223,        1,      1,      54,     "MFCR", 0|(1<<TID::UnmodeledSideEffects), 0|(4<<3), NULL, NULL, NULL, OperandInfo60 },  // Inst #223 = MFCR
 
348
  { 224,        1,      1,      56,     "MFCTR", 0|(1<<TID::UnmodeledSideEffects), 0|1|(1<<3), ImplicitList4, NULL, NULL, OperandInfo60 },  // Inst #224 = MFCTR
 
349
  { 225,        1,      1,      56,     "MFCTR8", 0|(1<<TID::UnmodeledSideEffects), 0|1|(1<<3), ImplicitList13, NULL, NULL, OperandInfo48 },  // Inst #225 = MFCTR8
 
350
  { 226,        1,      1,      15,     "MFFS", 0, 0|(1<<1)|(3<<3), ImplicitList10, NULL, NULL, OperandInfo61 },  // Inst #226 = MFFS
 
351
  { 227,        1,      1,      56,     "MFLR", 0|(1<<TID::UnmodeledSideEffects), 0|1|(1<<3), ImplicitList14, NULL, NULL, OperandInfo60 },  // Inst #227 = MFLR
 
352
  { 228,        1,      1,      56,     "MFLR8", 0|(1<<TID::UnmodeledSideEffects), 0|1|(1<<3), ImplicitList15, NULL, NULL, OperandInfo48 },  // Inst #228 = MFLR8
 
353
  { 229,        2,      1,      54,     "MFOCRF", 0|(1<<TID::UnmodeledSideEffects), 0|1|(4<<3), NULL, NULL, NULL, OperandInfo56 },  // Inst #229 = MFOCRF
 
354
  { 230,        1,      1,      14,     "MFVRSAVE", 0|(1<<TID::UnmodeledSideEffects), 0|1|(1<<3), NULL, NULL, NULL, OperandInfo60 },  // Inst #230 = MFVRSAVE
 
355
  { 231,        1,      1,      33,     "MFVSCR", 0|(1<<TID::MayLoad), 0, NULL, NULL, NULL, OperandInfo62 },  // Inst #231 = MFVSCR
 
356
  { 232,        2,      0,      3,      "MTCRF", 0|(1<<TID::UnmodeledSideEffects), 0|(4<<3), NULL, NULL, NULL, OperandInfo63 },  // Inst #232 = MTCRF
 
357
  { 233,        1,      0,      60,     "MTCTR", 0, 0|1|(1<<3), NULL, ImplicitList4, Barriers4, OperandInfo60 },  // Inst #233 = MTCTR
 
358
  { 234,        1,      0,      60,     "MTCTR8", 0, 0|1|(1<<3), NULL, ImplicitList13, Barriers5, OperandInfo48 },  // Inst #234 = MTCTR8
 
359
  { 235,        1,      0,      17,     "MTFSB0", 0, 0|(1<<1)|(3<<3), ImplicitList10, ImplicitList10, NULL, OperandInfo8 },  // Inst #235 = MTFSB0
 
360
  { 236,        1,      0,      17,     "MTFSB1", 0, 0|(1<<1)|(3<<3), ImplicitList10, ImplicitList10, NULL, OperandInfo8 },  // Inst #236 = MTFSB1
 
361
  { 237,        4,      1,      17,     "MTFSF", 0, 0|(1<<1)|(3<<3), ImplicitList10, ImplicitList10, NULL, OperandInfo64 },  // Inst #237 = MTFSF
 
362
  { 238,        1,      0,      60,     "MTLR", 0|(1<<TID::UnmodeledSideEffects), 0|1|(1<<3), NULL, ImplicitList14, NULL, OperandInfo60 },  // Inst #238 = MTLR
 
363
  { 239,        1,      0,      60,     "MTLR8", 0|(1<<TID::UnmodeledSideEffects), 0|1|(1<<3), NULL, ImplicitList15, NULL, OperandInfo48 },  // Inst #239 = MTLR8
 
364
  { 240,        1,      0,      14,     "MTVRSAVE", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<1)|(1<<3), NULL, NULL, NULL, OperandInfo60 },  // Inst #240 = MTVRSAVE
 
365
  { 241,        1,      0,      33,     "MTVSCR", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo62 },  // Inst #241 = MTVSCR
 
366
  { 242,        3,      1,      20,     "MULHD", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #242 = MULHD
 
367
  { 243,        3,      1,      21,     "MULHDU", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #243 = MULHDU
 
368
  { 244,        3,      1,      20,     "MULHW", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #244 = MULHW
 
369
  { 245,        3,      1,      21,     "MULHWU", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #245 = MULHWU
 
370
  { 246,        3,      1,      19,     "MULLD", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #246 = MULLD
 
371
  { 247,        3,      1,      22,     "MULLI", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo4 },  // Inst #247 = MULLI
 
372
  { 248,        3,      1,      20,     "MULLW", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #248 = MULLW
 
373
  { 249,        1,      0,      52,     "MovePCtoLR", 0|(1<<TID::UnmodeledSideEffects), 0|(7<<3), NULL, ImplicitList14, NULL, OperandInfo8 },  // Inst #249 = MovePCtoLR
 
374
  { 250,        1,      0,      52,     "MovePCtoLR8", 0|(1<<TID::UnmodeledSideEffects), 0|(7<<3), NULL, ImplicitList15, NULL, OperandInfo8 },  // Inst #250 = MovePCtoLR8
 
375
  { 251,        3,      1,      14,     "NAND", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #251 = NAND
 
376
  { 252,        3,      1,      14,     "NAND8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #252 = NAND8
 
377
  { 253,        2,      1,      14,     "NEG", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo6 },  // Inst #253 = NEG
 
378
  { 254,        2,      1,      14,     "NEG8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo7 },  // Inst #254 = NEG8
 
379
  { 255,        0,      0,      14,     "NOP", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, 0 },  // Inst #255 = NOP
 
380
  { 256,        3,      1,      14,     "NOR", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #256 = NOR
 
381
  { 257,        3,      1,      14,     "NOR8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #257 = NOR8
 
382
  { 258,        3,      1,      14,     "OR", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #258 = OR
 
383
  { 259,        3,      1,      14,     "OR4To8", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo65 },  // Inst #259 = OR4To8
 
384
  { 260,        3,      1,      14,     "OR8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #260 = OR8
 
385
  { 261,        3,      1,      14,     "OR8To4", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo66 },  // Inst #261 = OR8To4
 
386
  { 262,        3,      1,      14,     "ORC", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #262 = ORC
 
387
  { 263,        3,      1,      14,     "ORC8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #263 = ORC8
 
388
  { 264,        3,      1,      14,     "ORI", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo4 },  // Inst #264 = ORI
 
389
  { 265,        3,      1,      14,     "ORI8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo5 },  // Inst #265 = ORI8
 
390
  { 266,        3,      1,      14,     "ORIS", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo4 },  // Inst #266 = ORIS
 
391
  { 267,        3,      1,      14,     "ORIS8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo5 },  // Inst #267 = ORIS8
 
392
  { 268,        4,      1,      25,     "RLDCL", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo67 },  // Inst #268 = RLDCL
 
393
  { 269,        4,      1,      25,     "RLDICL", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo68 },  // Inst #269 = RLDICL
 
394
  { 270,        4,      1,      25,     "RLDICR", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo68 },  // Inst #270 = RLDICR
 
395
  { 271,        5,      1,      25,     "RLDIMI", 0|(1<<TID::Commutable)|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo69 },  // Inst #271 = RLDIMI
 
396
  { 272,        6,      1,      24,     "RLWIMI", 0|(1<<TID::Commutable)|(1<<TID::UnmodeledSideEffects), 0|(1<<2)|(1<<3), NULL, NULL, NULL, OperandInfo70 },  // Inst #272 = RLWIMI
 
397
  { 273,        5,      1,      14,     "RLWINM", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo71 },  // Inst #273 = RLWINM
 
398
  { 274,        5,      1,      14,     "RLWINMo", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<2)|(1<<3), NULL, ImplicitList3, NULL, OperandInfo71 },  // Inst #274 = RLWINMo
 
399
  { 275,        5,      1,      14,     "RLWNM", 0|(1<<TID::UnmodeledSideEffects), 0|(1<<3), NULL, NULL, NULL, OperandInfo72 },  // Inst #275 = RLWNM
 
400
  { 276,        5,      1,      52,     "SELECT_CC_F4", 0|(1<<TID::UsesCustomInserter)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo73 },  // Inst #276 = SELECT_CC_F4
 
401
  { 277,        5,      1,      52,     "SELECT_CC_F8", 0|(1<<TID::UsesCustomInserter)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo74 },  // Inst #277 = SELECT_CC_F8
 
402
  { 278,        5,      1,      52,     "SELECT_CC_I4", 0|(1<<TID::UsesCustomInserter)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo75 },  // Inst #278 = SELECT_CC_I4
 
403
  { 279,        5,      1,      52,     "SELECT_CC_I8", 0|(1<<TID::UsesCustomInserter)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo76 },  // Inst #279 = SELECT_CC_I8
 
404
  { 280,        5,      1,      52,     "SELECT_CC_VRRC", 0|(1<<TID::UsesCustomInserter)|(1<<TID::UnmodeledSideEffects), 0|(1<<1), NULL, NULL, NULL, OperandInfo77 },  // Inst #280 = SELECT_CC_VRRC
 
405
  { 281,        3,      1,      25,     "SLD", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo78 },  // Inst #281 = SLD
 
406
  { 282,        3,      1,      14,     "SLW", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #282 = SLW
 
407
  { 283,        3,      0,      52,     "SPILL_CR", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo42 },  // Inst #283 = SPILL_CR
 
408
  { 284,        3,      1,      25,     "SRAD", 0, 0|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo78 },  // Inst #284 = SRAD
 
409
  { 285,        3,      1,      25,     "SRADI", 0, 0|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo5 },  // Inst #285 = SRADI
 
410
  { 286,        3,      1,      26,     "SRAW", 0, 0|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo2 },  // Inst #286 = SRAW
 
411
  { 287,        3,      1,      26,     "SRAWI", 0, 0|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo4 },  // Inst #287 = SRAWI
 
412
  { 288,        3,      1,      25,     "SRD", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo78 },  // Inst #288 = SRD
 
413
  { 289,        3,      1,      14,     "SRW", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #289 = SRW
 
414
  { 290,        3,      0,      33,     "STB", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo42 },  // Inst #290 = STB
 
415
  { 291,        3,      0,      33,     "STB8", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #291 = STB8
 
416
  { 292,        4,      1,      33,     "STBU", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo79 },  // Inst #292 = STBU
 
417
  { 293,        4,      1,      33,     "STBU8", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo80 },  // Inst #293 = STBU8
 
418
  { 294,        3,      0,      33,     "STBX", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #294 = STBX
 
419
  { 295,        3,      0,      33,     "STBX8", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #295 = STBX8
 
420
  { 296,        3,      0,      46,     "STD", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #296 = STD
 
421
  { 297,        3,      0,      47,     "STDCX", 0|(1<<TID::MayStore), 0, NULL, ImplicitList3, NULL, OperandInfo47 },  // Inst #297 = STDCX
 
422
  { 298,        4,      1,      46,     "STDU", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo80 },  // Inst #298 = STDU
 
423
  { 299,        3,      0,      46,     "STDUX", 0|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #299 = STDUX
 
424
  { 300,        3,      0,      46,     "STDX", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #300 = STDX
 
425
  { 301,        3,      0,      46,     "STDX_32", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #301 = STDX_32
 
426
  { 302,        3,      0,      46,     "STD_32", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo42 },  // Inst #302 = STD_32
 
427
  { 303,        3,      0,      51,     "STFD", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo50 },  // Inst #303 = STFD
 
428
  { 304,        4,      1,      33,     "STFDU", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo81 },  // Inst #304 = STFDU
 
429
  { 305,        3,      0,      51,     "STFDX", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo52 },  // Inst #305 = STFDX
 
430
  { 306,        3,      0,      51,     "STFIWX", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo52 },  // Inst #306 = STFIWX
 
431
  { 307,        3,      0,      51,     "STFS", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo53 },  // Inst #307 = STFS
 
432
  { 308,        4,      1,      33,     "STFSU", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo82 },  // Inst #308 = STFSU
 
433
  { 309,        3,      0,      51,     "STFSX", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo55 },  // Inst #309 = STFSX
 
434
  { 310,        3,      0,      33,     "STH", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo42 },  // Inst #310 = STH
 
435
  { 311,        3,      0,      33,     "STH8", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #311 = STH8
 
436
  { 312,        3,      0,      33,     "STHBRX", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #312 = STHBRX
 
437
  { 313,        4,      1,      33,     "STHU", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo79 },  // Inst #313 = STHU
 
438
  { 314,        4,      1,      33,     "STHU8", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo80 },  // Inst #314 = STHU8
 
439
  { 315,        3,      0,      33,     "STHX", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #315 = STHX
 
440
  { 316,        3,      0,      33,     "STHX8", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #316 = STHX8
 
441
  { 317,        3,      0,      33,     "STVEBX", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #317 = STVEBX
 
442
  { 318,        3,      0,      33,     "STVEHX", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #318 = STVEHX
 
443
  { 319,        3,      0,      33,     "STVEWX", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #319 = STVEWX
 
444
  { 320,        3,      0,      33,     "STVX", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #320 = STVX
 
445
  { 321,        3,      0,      33,     "STVXL", 0|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo58 },  // Inst #321 = STVXL
 
446
  { 322,        3,      0,      33,     "STW", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo42 },  // Inst #322 = STW
 
447
  { 323,        3,      0,      33,     "STW8", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo43 },  // Inst #323 = STW8
 
448
  { 324,        3,      0,      33,     "STWBRX", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #324 = STWBRX
 
449
  { 325,        3,      0,      49,     "STWCX", 0|(1<<TID::MayStore), 0, NULL, ImplicitList3, NULL, OperandInfo46 },  // Inst #325 = STWCX
 
450
  { 326,        4,      1,      33,     "STWU", 0|(1<<TID::MayStore), 0|(2<<3), NULL, NULL, NULL, OperandInfo79 },  // Inst #326 = STWU
 
451
  { 327,        3,      0,      33,     "STWUX", 0|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0|(2<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #327 = STWUX
 
452
  { 328,        3,      0,      33,     "STWX", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo46 },  // Inst #328 = STWX
 
453
  { 329,        3,      0,      33,     "STWX8", 0|(1<<TID::MayStore), 0|(1<<2)|(2<<3), NULL, NULL, NULL, OperandInfo47 },  // Inst #329 = STWX8
 
454
  { 330,        3,      1,      14,     "SUBF", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #330 = SUBF
 
455
  { 331,        3,      1,      14,     "SUBF8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #331 = SUBF8
 
456
  { 332,        3,      1,      14,     "SUBFC", 0, 0|(1<<2)|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo2 },  // Inst #332 = SUBFC
 
457
  { 333,        3,      1,      14,     "SUBFC8", 0, 0|(1<<2)|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo3 },  // Inst #333 = SUBFC8
 
458
  { 334,        3,      1,      14,     "SUBFE", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo2 },  // Inst #334 = SUBFE
 
459
  { 335,        3,      1,      14,     "SUBFE8", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo3 },  // Inst #335 = SUBFE8
 
460
  { 336,        3,      1,      14,     "SUBFIC", 0, 0|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo4 },  // Inst #336 = SUBFIC
 
461
  { 337,        3,      1,      14,     "SUBFIC8", 0, 0|(1<<3), NULL, ImplicitList1, Barriers1, OperandInfo5 },  // Inst #337 = SUBFIC8
 
462
  { 338,        2,      1,      14,     "SUBFME", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo6 },  // Inst #338 = SUBFME
 
463
  { 339,        2,      1,      14,     "SUBFME8", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo7 },  // Inst #339 = SUBFME8
 
464
  { 340,        2,      1,      14,     "SUBFZE", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo6 },  // Inst #340 = SUBFZE
 
465
  { 341,        2,      1,      14,     "SUBFZE8", 0, 0|(1<<3), ImplicitList1, ImplicitList1, Barriers1, OperandInfo7 },  // Inst #341 = SUBFZE8
 
466
  { 342,        0,      0,      50,     "SYNC", 0|(1<<TID::Barrier)|(1<<TID::MayLoad)|(1<<TID::MayStore)|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, 0 },  // Inst #342 = SYNC
 
467
  { 343,        1,      0,      0,      "TAILB", 0|(1<<TID::Return)|(1<<TID::Branch)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList10, NULL, NULL, OperandInfo8 },  // Inst #343 = TAILB
 
468
  { 344,        1,      0,      0,      "TAILB8", 0|(1<<TID::Return)|(1<<TID::Branch)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList10, NULL, NULL, OperandInfo8 },  // Inst #344 = TAILB8
 
469
  { 345,        1,      0,      0,      "TAILBA", 0|(1<<TID::Return)|(1<<TID::Branch)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList10, NULL, NULL, OperandInfo8 },  // Inst #345 = TAILBA
 
470
  { 346,        1,      0,      0,      "TAILBA8", 0|(1<<TID::Return)|(1<<TID::Branch)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList10, NULL, NULL, OperandInfo8 },  // Inst #346 = TAILBA8
 
471
  { 347,        0,      0,      0,      "TAILBCTR", 0|(1<<TID::Return)|(1<<TID::Branch)|(1<<TID::IndirectBranch)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList7, NULL, NULL, 0 },  // Inst #347 = TAILBCTR
 
472
  { 348,        0,      0,      0,      "TAILBCTR8", 0|(1<<TID::Return)|(1<<TID::Branch)|(1<<TID::IndirectBranch)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::UnmodeledSideEffects), 0|(7<<3), ImplicitList7, NULL, NULL, 0 },  // Inst #348 = TAILBCTR8
 
473
  { 349,        2,      0,      52,     "TCRETURNai", 0|(1<<TID::Return)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::Variadic), 0, ImplicitList10, NULL, NULL, OperandInfo9 },  // Inst #349 = TCRETURNai
 
474
  { 350,        2,      0,      52,     "TCRETURNai8", 0|(1<<TID::Return)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::Variadic), 0, ImplicitList10, NULL, NULL, OperandInfo9 },  // Inst #350 = TCRETURNai8
 
475
  { 351,        2,      0,      52,     "TCRETURNdi", 0|(1<<TID::Return)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0, ImplicitList10, NULL, NULL, OperandInfo9 },  // Inst #351 = TCRETURNdi
 
476
  { 352,        2,      0,      52,     "TCRETURNdi8", 0|(1<<TID::Return)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0, ImplicitList10, NULL, NULL, OperandInfo9 },  // Inst #352 = TCRETURNdi8
 
477
  { 353,        2,      0,      52,     "TCRETURNri", 0|(1<<TID::Return)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0, ImplicitList10, NULL, NULL, OperandInfo83 },  // Inst #353 = TCRETURNri
 
478
  { 354,        2,      0,      52,     "TCRETURNri8", 0|(1<<TID::Return)|(1<<TID::Barrier)|(1<<TID::Call)|(1<<TID::Terminator)|(1<<TID::Variadic)|(1<<TID::UnmodeledSideEffects), 0, ImplicitList10, NULL, NULL, OperandInfo84 },  // Inst #354 = TCRETURNri8
 
479
  { 355,        0,      0,      33,     "TRAP", 0|(1<<TID::Barrier)|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, 0 },  // Inst #355 = TRAP
 
480
  { 356,        2,      1,      52,     "UPDATE_VRSAVE", 0|(1<<TID::UnmodeledSideEffects), 0, NULL, NULL, NULL, OperandInfo6 },  // Inst #356 = UPDATE_VRSAVE
 
481
  { 357,        3,      1,      67,     "VADDCUW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #357 = VADDCUW
 
482
  { 358,        3,      1,      67,     "VADDFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #358 = VADDFP
 
483
  { 359,        3,      1,      67,     "VADDSBS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #359 = VADDSBS
 
484
  { 360,        3,      1,      67,     "VADDSHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #360 = VADDSHS
 
485
  { 361,        3,      1,      67,     "VADDSWS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #361 = VADDSWS
 
486
  { 362,        3,      1,      70,     "VADDUBM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #362 = VADDUBM
 
487
  { 363,        3,      1,      67,     "VADDUBS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #363 = VADDUBS
 
488
  { 364,        3,      1,      70,     "VADDUHM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #364 = VADDUHM
 
489
  { 365,        3,      1,      67,     "VADDUHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #365 = VADDUHS
 
490
  { 366,        3,      1,      70,     "VADDUWM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #366 = VADDUWM
 
491
  { 367,        3,      1,      67,     "VADDUWS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #367 = VADDUWS
 
492
  { 368,        3,      1,      67,     "VAND", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #368 = VAND
 
493
  { 369,        3,      1,      67,     "VANDC", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #369 = VANDC
 
494
  { 370,        3,      1,      67,     "VAVGSB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #370 = VAVGSB
 
495
  { 371,        3,      1,      67,     "VAVGSH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #371 = VAVGSH
 
496
  { 372,        3,      1,      67,     "VAVGSW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #372 = VAVGSW
 
497
  { 373,        3,      1,      67,     "VAVGUB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #373 = VAVGUB
 
498
  { 374,        3,      1,      67,     "VAVGUH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #374 = VAVGUH
 
499
  { 375,        3,      1,      67,     "VAVGUW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #375 = VAVGUW
 
500
  { 376,        3,      1,      67,     "VCFSX", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo86 },  // Inst #376 = VCFSX
 
501
  { 377,        3,      1,      67,     "VCFUX", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo86 },  // Inst #377 = VCFUX
 
502
  { 378,        3,      1,      68,     "VCMPBFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #378 = VCMPBFP
 
503
  { 379,        3,      1,      68,     "VCMPBFPo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #379 = VCMPBFPo
 
504
  { 380,        3,      1,      68,     "VCMPEQFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #380 = VCMPEQFP
 
505
  { 381,        3,      1,      68,     "VCMPEQFPo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #381 = VCMPEQFPo
 
506
  { 382,        3,      1,      68,     "VCMPEQUB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #382 = VCMPEQUB
 
507
  { 383,        3,      1,      68,     "VCMPEQUBo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #383 = VCMPEQUBo
 
508
  { 384,        3,      1,      68,     "VCMPEQUH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #384 = VCMPEQUH
 
509
  { 385,        3,      1,      68,     "VCMPEQUHo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #385 = VCMPEQUHo
 
510
  { 386,        3,      1,      68,     "VCMPEQUW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #386 = VCMPEQUW
 
511
  { 387,        3,      1,      68,     "VCMPEQUWo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #387 = VCMPEQUWo
 
512
  { 388,        3,      1,      68,     "VCMPGEFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #388 = VCMPGEFP
 
513
  { 389,        3,      1,      68,     "VCMPGEFPo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #389 = VCMPGEFPo
 
514
  { 390,        3,      1,      68,     "VCMPGTFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #390 = VCMPGTFP
 
515
  { 391,        3,      1,      68,     "VCMPGTFPo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #391 = VCMPGTFPo
 
516
  { 392,        3,      1,      68,     "VCMPGTSB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #392 = VCMPGTSB
 
517
  { 393,        3,      1,      68,     "VCMPGTSBo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #393 = VCMPGTSBo
 
518
  { 394,        3,      1,      68,     "VCMPGTSH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #394 = VCMPGTSH
 
519
  { 395,        3,      1,      68,     "VCMPGTSHo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #395 = VCMPGTSHo
 
520
  { 396,        3,      1,      68,     "VCMPGTSW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #396 = VCMPGTSW
 
521
  { 397,        3,      1,      68,     "VCMPGTSWo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #397 = VCMPGTSWo
 
522
  { 398,        3,      1,      68,     "VCMPGTUB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #398 = VCMPGTUB
 
523
  { 399,        3,      1,      68,     "VCMPGTUBo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #399 = VCMPGTUBo
 
524
  { 400,        3,      1,      68,     "VCMPGTUH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #400 = VCMPGTUH
 
525
  { 401,        3,      1,      68,     "VCMPGTUHo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #401 = VCMPGTUHo
 
526
  { 402,        3,      1,      68,     "VCMPGTUW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #402 = VCMPGTUW
 
527
  { 403,        3,      1,      68,     "VCMPGTUWo", 0, 0|(5<<3), NULL, ImplicitList16, NULL, OperandInfo85 },  // Inst #403 = VCMPGTUWo
 
528
  { 404,        3,      1,      67,     "VCTSXS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo86 },  // Inst #404 = VCTSXS
 
529
  { 405,        3,      1,      67,     "VCTUXS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo86 },  // Inst #405 = VCTUXS
 
530
  { 406,        2,      1,      67,     "VEXPTEFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #406 = VEXPTEFP
 
531
  { 407,        2,      1,      67,     "VLOGEFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #407 = VLOGEFP
 
532
  { 408,        4,      1,      67,     "VMADDFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #408 = VMADDFP
 
533
  { 409,        3,      1,      67,     "VMAXFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #409 = VMAXFP
 
534
  { 410,        3,      1,      67,     "VMAXSB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #410 = VMAXSB
 
535
  { 411,        3,      1,      67,     "VMAXSH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #411 = VMAXSH
 
536
  { 412,        3,      1,      67,     "VMAXSW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #412 = VMAXSW
 
537
  { 413,        3,      1,      67,     "VMAXUB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #413 = VMAXUB
 
538
  { 414,        3,      1,      67,     "VMAXUH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #414 = VMAXUH
 
539
  { 415,        3,      1,      67,     "VMAXUW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #415 = VMAXUW
 
540
  { 416,        4,      1,      67,     "VMHADDSHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #416 = VMHADDSHS
 
541
  { 417,        4,      1,      67,     "VMHRADDSHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #417 = VMHRADDSHS
 
542
  { 418,        3,      1,      67,     "VMINFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #418 = VMINFP
 
543
  { 419,        3,      1,      67,     "VMINSB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #419 = VMINSB
 
544
  { 420,        3,      1,      67,     "VMINSH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #420 = VMINSH
 
545
  { 421,        3,      1,      67,     "VMINSW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #421 = VMINSW
 
546
  { 422,        3,      1,      67,     "VMINUB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #422 = VMINUB
 
547
  { 423,        3,      1,      67,     "VMINUH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #423 = VMINUH
 
548
  { 424,        3,      1,      67,     "VMINUW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #424 = VMINUW
 
549
  { 425,        4,      1,      67,     "VMLADDUHM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #425 = VMLADDUHM
 
550
  { 426,        3,      1,      67,     "VMRGHB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #426 = VMRGHB
 
551
  { 427,        3,      1,      67,     "VMRGHH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #427 = VMRGHH
 
552
  { 428,        3,      1,      67,     "VMRGHW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #428 = VMRGHW
 
553
  { 429,        3,      1,      67,     "VMRGLB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #429 = VMRGLB
 
554
  { 430,        3,      1,      67,     "VMRGLH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #430 = VMRGLH
 
555
  { 431,        3,      1,      67,     "VMRGLW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #431 = VMRGLW
 
556
  { 432,        4,      1,      67,     "VMSUMMBM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #432 = VMSUMMBM
 
557
  { 433,        4,      1,      67,     "VMSUMSHM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #433 = VMSUMSHM
 
558
  { 434,        4,      1,      67,     "VMSUMSHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #434 = VMSUMSHS
 
559
  { 435,        4,      1,      67,     "VMSUMUBM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #435 = VMSUMUBM
 
560
  { 436,        4,      1,      67,     "VMSUMUHM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #436 = VMSUMUHM
 
561
  { 437,        4,      1,      67,     "VMSUMUHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #437 = VMSUMUHS
 
562
  { 438,        3,      1,      67,     "VMULESB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #438 = VMULESB
 
563
  { 439,        3,      1,      67,     "VMULESH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #439 = VMULESH
 
564
  { 440,        3,      1,      67,     "VMULEUB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #440 = VMULEUB
 
565
  { 441,        3,      1,      67,     "VMULEUH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #441 = VMULEUH
 
566
  { 442,        3,      1,      67,     "VMULOSB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #442 = VMULOSB
 
567
  { 443,        3,      1,      67,     "VMULOSH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #443 = VMULOSH
 
568
  { 444,        3,      1,      67,     "VMULOUB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #444 = VMULOUB
 
569
  { 445,        3,      1,      67,     "VMULOUH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #445 = VMULOUH
 
570
  { 446,        4,      1,      67,     "VNMSUBFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #446 = VNMSUBFP
 
571
  { 447,        3,      1,      67,     "VNOR", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #447 = VNOR
 
572
  { 448,        3,      1,      67,     "VOR", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #448 = VOR
 
573
  { 449,        4,      1,      67,     "VPERM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #449 = VPERM
 
574
  { 450,        3,      1,      67,     "VPKPX", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #450 = VPKPX
 
575
  { 451,        3,      1,      67,     "VPKSHSS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #451 = VPKSHSS
 
576
  { 452,        3,      1,      67,     "VPKSHUS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #452 = VPKSHUS
 
577
  { 453,        3,      1,      67,     "VPKSWSS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #453 = VPKSWSS
 
578
  { 454,        3,      1,      67,     "VPKSWUS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #454 = VPKSWUS
 
579
  { 455,        3,      1,      67,     "VPKUHUM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #455 = VPKUHUM
 
580
  { 456,        3,      1,      67,     "VPKUHUS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #456 = VPKUHUS
 
581
  { 457,        3,      1,      67,     "VPKUWUM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #457 = VPKUWUM
 
582
  { 458,        3,      1,      67,     "VPKUWUS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #458 = VPKUWUS
 
583
  { 459,        2,      1,      67,     "VREFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #459 = VREFP
 
584
  { 460,        2,      1,      67,     "VRFIM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #460 = VRFIM
 
585
  { 461,        2,      1,      67,     "VRFIN", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #461 = VRFIN
 
586
  { 462,        2,      1,      67,     "VRFIP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #462 = VRFIP
 
587
  { 463,        2,      1,      67,     "VRFIZ", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #463 = VRFIZ
 
588
  { 464,        3,      1,      67,     "VRLB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #464 = VRLB
 
589
  { 465,        3,      1,      67,     "VRLH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #465 = VRLH
 
590
  { 466,        3,      1,      67,     "VRLW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #466 = VRLW
 
591
  { 467,        2,      1,      67,     "VRSQRTEFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #467 = VRSQRTEFP
 
592
  { 468,        4,      1,      67,     "VSEL", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo88 },  // Inst #468 = VSEL
 
593
  { 469,        3,      1,      67,     "VSL", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #469 = VSL
 
594
  { 470,        3,      1,      67,     "VSLB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #470 = VSLB
 
595
  { 471,        4,      1,      67,     "VSLDOI", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo89 },  // Inst #471 = VSLDOI
 
596
  { 472,        3,      1,      67,     "VSLH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #472 = VSLH
 
597
  { 473,        3,      1,      67,     "VSLO", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #473 = VSLO
 
598
  { 474,        3,      1,      67,     "VSLW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #474 = VSLW
 
599
  { 475,        3,      1,      71,     "VSPLTB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo86 },  // Inst #475 = VSPLTB
 
600
  { 476,        3,      1,      71,     "VSPLTH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo86 },  // Inst #476 = VSPLTH
 
601
  { 477,        2,      1,      71,     "VSPLTISB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo90 },  // Inst #477 = VSPLTISB
 
602
  { 478,        2,      1,      71,     "VSPLTISH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo90 },  // Inst #478 = VSPLTISH
 
603
  { 479,        2,      1,      71,     "VSPLTISW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo90 },  // Inst #479 = VSPLTISW
 
604
  { 480,        3,      1,      71,     "VSPLTW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo86 },  // Inst #480 = VSPLTW
 
605
  { 481,        3,      1,      67,     "VSR", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #481 = VSR
 
606
  { 482,        3,      1,      67,     "VSRAB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #482 = VSRAB
 
607
  { 483,        3,      1,      67,     "VSRAH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #483 = VSRAH
 
608
  { 484,        3,      1,      67,     "VSRAW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #484 = VSRAW
 
609
  { 485,        3,      1,      67,     "VSRB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #485 = VSRB
 
610
  { 486,        3,      1,      67,     "VSRH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #486 = VSRH
 
611
  { 487,        3,      1,      67,     "VSRO", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #487 = VSRO
 
612
  { 488,        3,      1,      67,     "VSRW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #488 = VSRW
 
613
  { 489,        3,      1,      67,     "VSUBCUW", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #489 = VSUBCUW
 
614
  { 490,        3,      1,      70,     "VSUBFP", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #490 = VSUBFP
 
615
  { 491,        3,      1,      67,     "VSUBSBS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #491 = VSUBSBS
 
616
  { 492,        3,      1,      67,     "VSUBSHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #492 = VSUBSHS
 
617
  { 493,        3,      1,      67,     "VSUBSWS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #493 = VSUBSWS
 
618
  { 494,        3,      1,      70,     "VSUBUBM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #494 = VSUBUBM
 
619
  { 495,        3,      1,      67,     "VSUBUBS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #495 = VSUBUBS
 
620
  { 496,        3,      1,      70,     "VSUBUHM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #496 = VSUBUHM
 
621
  { 497,        3,      1,      67,     "VSUBUHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #497 = VSUBUHS
 
622
  { 498,        3,      1,      70,     "VSUBUWM", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #498 = VSUBUWM
 
623
  { 499,        3,      1,      67,     "VSUBUWS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #499 = VSUBUWS
 
624
  { 500,        3,      1,      67,     "VSUM2SWS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #500 = VSUM2SWS
 
625
  { 501,        3,      1,      67,     "VSUM4SBS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #501 = VSUM4SBS
 
626
  { 502,        3,      1,      67,     "VSUM4SHS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #502 = VSUM4SHS
 
627
  { 503,        3,      1,      67,     "VSUM4UBS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #503 = VSUM4UBS
 
628
  { 504,        3,      1,      67,     "VSUMSWS", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #504 = VSUMSWS
 
629
  { 505,        2,      1,      67,     "VUPKHPX", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #505 = VUPKHPX
 
630
  { 506,        2,      1,      67,     "VUPKHSB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #506 = VUPKHSB
 
631
  { 507,        2,      1,      67,     "VUPKHSH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #507 = VUPKHSH
 
632
  { 508,        2,      1,      67,     "VUPKLPX", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #508 = VUPKLPX
 
633
  { 509,        2,      1,      67,     "VUPKLSB", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #509 = VUPKLSB
 
634
  { 510,        2,      1,      67,     "VUPKLSH", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo87 },  // Inst #510 = VUPKLSH
 
635
  { 511,        3,      1,      67,     "VXOR", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo85 },  // Inst #511 = VXOR
 
636
  { 512,        1,      1,      67,     "V_SET0", 0, 0|(5<<3), NULL, NULL, NULL, OperandInfo62 },  // Inst #512 = V_SET0
 
637
  { 513,        3,      1,      14,     "XOR", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo2 },  // Inst #513 = XOR
 
638
  { 514,        3,      1,      14,     "XOR8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo3 },  // Inst #514 = XOR8
 
639
  { 515,        3,      1,      14,     "XORI", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo4 },  // Inst #515 = XORI
 
640
  { 516,        3,      1,      14,     "XORI8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo5 },  // Inst #516 = XORI8
 
641
  { 517,        3,      1,      14,     "XORIS", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo4 },  // Inst #517 = XORIS
 
642
  { 518,        3,      1,      14,     "XORIS8", 0, 0|(1<<3), NULL, NULL, NULL, OperandInfo5 },  // Inst #518 = XORIS8
 
643
};
 
644
} // End llvm namespace