← Back to branch summary

~louis/ubuntu/trusty/clamav/lp799623_fix_logrotate

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/lib/Target/ARM/ARMSubtarget.cpp

  • Committer: Bazaar Package Importer
  • Author(s): Scott Kitterman
  • Date: 2010-03-12 11:30:04 UTC
  • mfrom: (0.41.1 upstream)
  • Revision ID: james.westby@ubuntu.com-20100312113004-b0fop4bkycszdd0z
Tags: 0.96~rc1+dfsg-0ubuntu1
https://launchpad.net/bugs/537636
* New upstream RC - FFE (LP: #537636):
  - Add OfficialDatabaseOnly option to clamav-base.postinst.in
  - Add LocalSocketGroup option to clamav-base.postinst.in
  - Add LocalSocketMode option to clamav-base.postinst.in
  - Add CrossFilesystems option to clamav-base.postinst.in
  - Add ClamukoScannerCount option to clamav-base.postinst.in
  - Add BytecodeSecurity opiton to clamav-base.postinst.in
  - Add DetectionStatsHostID option to clamav-freshclam.postinst.in
  - Add Bytecode option to clamav-freshclam.postinst.in
  - Add MilterSocketGroup option to clamav-milter.postinst.in
  - Add MilterSocketMode option to clamav-milter.postinst.in
  - Add ReportHostname option to clamav-milter.postinst.in
  - Bump libclamav SO version to 6.1.0 in libclamav6.install
  - Drop clamdmon from clamav.examples (no longer shipped by upstream)
  - Drop libclamav.a from libclamav-dev.install (not built by upstream)
  - Update SO version for lintian override for libclamav6
  - Add new Bytecode Testing Tool, usr/bin/clambc, to clamav.install
  - Add build-depends on python and python-setuptools for new test suite
  - Update debian/copyright for the embedded copy of llvm (using the system
    llvm is not currently feasible)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/llvm/lib/Target/ARM/ARMSubtarget.cpp
 
1
//===-- ARMSubtarget.cpp - ARM Subtarget Information ------------*- C++ -*-===//
 
2
//
 
3
//                     The LLVM Compiler Infrastructure
 
4
//
 
5
// This file is distributed under the University of Illinois Open Source
 
6
// License. See LICENSE.TXT for details.
 
7
//
 
8
//===----------------------------------------------------------------------===//
 
9
//
 
10
// This file implements the ARM specific subclass of TargetSubtarget.
 
11
//
 
12
//===----------------------------------------------------------------------===//
 
13
 
 
14
#include "ARMSubtarget.h"
 
15
#include "ARMGenSubtarget.inc"
 
16
#include "llvm/GlobalValue.h"
 
17
#include "llvm/Target/TargetOptions.h"
 
18
#include "llvm/Support/CommandLine.h"
 
19
#include "llvm/ADT/SmallVector.h"
 
20
using namespace llvm;
 
21
 
 
22
static cl::opt<bool>
 
23
ReserveR9("arm-reserve-r9", cl::Hidden,
 
24
          cl::desc("Reserve R9, making it unavailable as GPR"));
 
25
static cl::opt<bool>
 
26
UseNEONFP("arm-use-neon-fp",
 
27
          cl::desc("Use NEON for single-precision FP"),
 
28
          cl::init(false), cl::Hidden);
 
29
 
 
30
static cl::opt<bool>
 
31
UseMOVT("arm-use-movt",
 
32
        cl::init(true), cl::Hidden);
 
33
 
 
34
ARMSubtarget::ARMSubtarget(const std::string &TT, const std::string &FS,
 
35
                           bool isT)
 
36
  : ARMArchVersion(V4T)
 
37
  , ARMFPUType(None)
 
38
  , UseNEONForSinglePrecisionFP(UseNEONFP)
 
39
  , IsThumb(isT)
 
40
  , ThumbMode(Thumb1)
 
41
  , PostRAScheduler(false)
 
42
  , IsR9Reserved(ReserveR9)
 
43
  , UseMovt(UseMOVT)
 
44
  , stackAlignment(4)
 
45
  , CPUString("generic")
 
46
  , TargetType(isELF) // Default to ELF unless otherwise specified.
 
47
  , TargetABI(ARM_ABI_APCS) {
 
48
  // default to soft float ABI
 
49
  if (FloatABIType == FloatABI::Default)
 
50
    FloatABIType = FloatABI::Soft;
 
51
 
 
52
  // Determine default and user specified characteristics
 
53
 
 
54
  // Parse features string.
 
55
  CPUString = ParseSubtargetFeatures(FS, CPUString);
 
56
 
 
57
  // Set the boolean corresponding to the current target triple, or the default
 
58
  // if one cannot be determined, to true.
 
59
  unsigned Len = TT.length();
 
60
  unsigned Idx = 0;
 
61
 
 
62
  if (Len >= 5 && TT.substr(0, 4) == "armv")
 
63
    Idx = 4;
 
64
  else if (Len >= 6 && TT.substr(0, 5) == "thumb") {
 
65
    IsThumb = true;
 
66
    if (Len >= 7 && TT[5] == 'v')
 
67
      Idx = 6;
 
68
  }
 
69
  if (Idx) {
 
70
    unsigned SubVer = TT[Idx];
 
71
    if (SubVer > '4' && SubVer <= '9') {
 
72
      if (SubVer >= '7') {
 
73
        ARMArchVersion = V7A;
 
74
      } else if (SubVer == '6') {
 
75
        ARMArchVersion = V6;
 
76
        if (Len >= Idx+3 && TT[Idx+1] == 't' && TT[Idx+2] == '2')
 
77
          ARMArchVersion = V6T2;
 
78
      } else if (SubVer == '5') {
 
79
        ARMArchVersion = V5T;
 
80
        if (Len >= Idx+3 && TT[Idx+1] == 't' && TT[Idx+2] == 'e')
 
81
          ARMArchVersion = V5TE;
 
82
      }
 
83
      if (ARMArchVersion >= V6T2)
 
84
        ThumbMode = Thumb2;
 
85
    }
 
86
  }
 
87
 
 
88
  // Thumb2 implies at least V6T2.
 
89
  if (ARMArchVersion < V6T2 && ThumbMode >= Thumb2)
 
90
    ARMArchVersion = V6T2;
 
91
 
 
92
  if (Len >= 10) {
 
93
    if (TT.find("-darwin") != std::string::npos)
 
94
      // arm-darwin
 
95
      TargetType = isDarwin;
 
96
  }
 
97
 
 
98
  if (TT.find("eabi") != std::string::npos)
 
99
    TargetABI = ARM_ABI_AAPCS;
 
100
 
 
101
  if (isAAPCS_ABI())
 
102
    stackAlignment = 8;
 
103
 
 
104
  if (isTargetDarwin())
 
105
    IsR9Reserved = ReserveR9 | (ARMArchVersion < V6);
 
106
 
 
107
  if (!isThumb() || hasThumb2())
 
108
    PostRAScheduler = true;
 
109
 
 
110
  // Set CPU specific features.
 
111
  if (CPUString == "cortex-a8") {
 
112
    // On Cortex-a8, it's faster to perform some single-precision FP
 
113
    // operations with NEON instructions.
 
114
    if (UseNEONFP.getPosition() == 0)
 
115
      UseNEONForSinglePrecisionFP = true;
 
116
  }
 
117
}
 
118
 
 
119
/// GVIsIndirectSymbol - true if the GV will be accessed via an indirect symbol.
 
120
bool
 
121
ARMSubtarget::GVIsIndirectSymbol(GlobalValue *GV, Reloc::Model RelocM) const {
 
122
  if (RelocM == Reloc::Static)
 
123
    return false;
 
124
 
 
125
  // Materializable GVs (in JIT lazy compilation mode) do not require an extra
 
126
  // load from stub.
 
127
  bool isDecl = GV->isDeclaration() && !GV->isMaterializable();
 
128
 
 
129
  if (!isTargetDarwin()) {
 
130
    // Extra load is needed for all externally visible.
 
131
    if (GV->hasLocalLinkage() || GV->hasHiddenVisibility())
 
132
      return false;
 
133
    return true;
 
134
  } else {
 
135
    if (RelocM == Reloc::PIC_) {
 
136
      // If this is a strong reference to a definition, it is definitely not
 
137
      // through a stub.
 
138
      if (!isDecl && !GV->isWeakForLinker())
 
139
        return false;
 
140
 
 
141
      // Unless we have a symbol with hidden visibility, we have to go through a
 
142
      // normal $non_lazy_ptr stub because this symbol might be resolved late.
 
143
      if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
 
144
        return true;
 
145
 
 
146
      // If symbol visibility is hidden, we have a stub for common symbol
 
147
      // references and external declarations.
 
148
      if (isDecl || GV->hasCommonLinkage())
 
149
        // Hidden $non_lazy_ptr reference.
 
150
        return true;
 
151
 
 
152
      return false;
 
153
    } else {
 
154
      // If this is a strong reference to a definition, it is definitely not
 
155
      // through a stub.
 
156
      if (!isDecl && !GV->isWeakForLinker())
 
157
        return false;
 
158
    
 
159
      // Unless we have a symbol with hidden visibility, we have to go through a
 
160
      // normal $non_lazy_ptr stub because this symbol might be resolved late.
 
161
      if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
 
162
        return true;
 
163
    }
 
164
  }
 
165
 
 
166
  return false;
 
167
}
 
168
 
 
169
bool ARMSubtarget::enablePostRAScheduler(
 
170
           CodeGenOpt::Level OptLevel,
 
171
           TargetSubtarget::AntiDepBreakMode& Mode,
 
172
           RegClassVector& CriticalPathRCs) const {
 
173
  Mode = TargetSubtarget::ANTIDEP_CRITICAL;
 
174
  CriticalPathRCs.clear();
 
175
  CriticalPathRCs.push_back(&ARM::GPRRegClass);
 
176
  return PostRAScheduler && OptLevel >= CodeGenOpt::Default;
 
177
}