← Back to branch summary

~louis/ubuntu/trusty/clamav/lp799623_fix_logrotate

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/include/llvm/CodeGen/SchedulerRegistry.h

  • Committer: Bazaar Package Importer
  • Author(s): Scott Kitterman
  • Date: 2010-03-12 11:30:04 UTC
  • mfrom: (0.41.1 upstream)
  • Revision ID: james.westby@ubuntu.com-20100312113004-b0fop4bkycszdd0z
Tags: 0.96~rc1+dfsg-0ubuntu1
https://launchpad.net/bugs/537636
* New upstream RC - FFE (LP: #537636):
  - Add OfficialDatabaseOnly option to clamav-base.postinst.in
  - Add LocalSocketGroup option to clamav-base.postinst.in
  - Add LocalSocketMode option to clamav-base.postinst.in
  - Add CrossFilesystems option to clamav-base.postinst.in
  - Add ClamukoScannerCount option to clamav-base.postinst.in
  - Add BytecodeSecurity opiton to clamav-base.postinst.in
  - Add DetectionStatsHostID option to clamav-freshclam.postinst.in
  - Add Bytecode option to clamav-freshclam.postinst.in
  - Add MilterSocketGroup option to clamav-milter.postinst.in
  - Add MilterSocketMode option to clamav-milter.postinst.in
  - Add ReportHostname option to clamav-milter.postinst.in
  - Bump libclamav SO version to 6.1.0 in libclamav6.install
  - Drop clamdmon from clamav.examples (no longer shipped by upstream)
  - Drop libclamav.a from libclamav-dev.install (not built by upstream)
  - Update SO version for lintian override for libclamav6
  - Add new Bytecode Testing Tool, usr/bin/clambc, to clamav.install
  - Add build-depends on python and python-setuptools for new test suite
  - Update debian/copyright for the embedded copy of llvm (using the system
    llvm is not currently feasible)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/llvm/include/llvm/CodeGen/SchedulerRegistry.h
 
1
//===-- llvm/CodeGen/SchedulerRegistry.h ------------------------*- C++ -*-===//
 
2
//
 
3
//                     The LLVM Compiler Infrastructure
 
4
//
 
5
// This file is distributed under the University of Illinois Open Source
 
6
// License. See LICENSE.TXT for details.
 
7
//
 
8
//===----------------------------------------------------------------------===//
 
9
//
 
10
// This file contains the implementation for instruction scheduler function
 
11
// pass registry (RegisterScheduler).
 
12
//
 
13
//===----------------------------------------------------------------------===//
 
14
 
 
15
#ifndef LLVM_CODEGENSCHEDULERREGISTRY_H
 
16
#define LLVM_CODEGENSCHEDULERREGISTRY_H
 
17
 
 
18
#include "llvm/CodeGen/MachinePassRegistry.h"
 
19
#include "llvm/Target/TargetMachine.h"
 
20
 
 
21
namespace llvm {
 
22
 
 
23
//===----------------------------------------------------------------------===//
 
24
///
 
25
/// RegisterScheduler class - Track the registration of instruction schedulers.
 
26
///
 
27
//===----------------------------------------------------------------------===//
 
28
 
 
29
class SelectionDAGISel;
 
30
class ScheduleDAGSDNodes;
 
31
class SelectionDAG;
 
32
class MachineBasicBlock;
 
33
 
 
34
class RegisterScheduler : public MachinePassRegistryNode {
 
35
public:
 
36
  typedef ScheduleDAGSDNodes *(*FunctionPassCtor)(SelectionDAGISel*,
 
37
                                                  CodeGenOpt::Level);
 
38
 
 
39
  static MachinePassRegistry Registry;
 
40
 
 
41
  RegisterScheduler(const char *N, const char *D, FunctionPassCtor C)
 
42
  : MachinePassRegistryNode(N, D, (MachinePassCtor)C)
 
43
  { Registry.Add(this); }
 
44
  ~RegisterScheduler() { Registry.Remove(this); }
 
45
  
 
46
 
 
47
  // Accessors.
 
48
  //
 
49
  RegisterScheduler *getNext() const {
 
50
    return (RegisterScheduler *)MachinePassRegistryNode::getNext();
 
51
  }
 
52
  static RegisterScheduler *getList() {
 
53
    return (RegisterScheduler *)Registry.getList();
 
54
  }
 
55
  static FunctionPassCtor getDefault() {
 
56
    return (FunctionPassCtor)Registry.getDefault();
 
57
  }
 
58
  static void setDefault(FunctionPassCtor C) {
 
59
    Registry.setDefault((MachinePassCtor)C);
 
60
  }
 
61
  static void setListener(MachinePassRegistryListener *L) {
 
62
    Registry.setListener(L);
 
63
  }
 
64
};
 
65
 
 
66
/// createBURRListDAGScheduler - This creates a bottom up register usage
 
67
/// reduction list scheduler.
 
68
ScheduleDAGSDNodes *createBURRListDAGScheduler(SelectionDAGISel *IS,
 
69
                                               CodeGenOpt::Level OptLevel);
 
70
 
 
71
/// createTDRRListDAGScheduler - This creates a top down register usage
 
72
/// reduction list scheduler.
 
73
ScheduleDAGSDNodes *createTDRRListDAGScheduler(SelectionDAGISel *IS,
 
74
                                               CodeGenOpt::Level OptLevel);
 
75
 
 
76
/// createBURRListDAGScheduler - This creates a bottom up register usage
 
77
/// reduction list scheduler that schedules in source code order when possible.
 
78
ScheduleDAGSDNodes *createSourceListDAGScheduler(SelectionDAGISel *IS,
 
79
                                                 CodeGenOpt::Level OptLevel);
 
80
 
 
81
/// createTDListDAGScheduler - This creates a top-down list scheduler with
 
82
/// a hazard recognizer.
 
83
ScheduleDAGSDNodes *createTDListDAGScheduler(SelectionDAGISel *IS,
 
84
                                             CodeGenOpt::Level OptLevel);
 
85
 
 
86
/// createFastDAGScheduler - This creates a "fast" scheduler.
 
87
///
 
88
ScheduleDAGSDNodes *createFastDAGScheduler(SelectionDAGISel *IS,
 
89
                                           CodeGenOpt::Level OptLevel);
 
90
 
 
91
/// createDefaultScheduler - This creates an instruction scheduler appropriate
 
92
/// for the target.
 
93
ScheduleDAGSDNodes *createDefaultScheduler(SelectionDAGISel *IS,
 
94
                                           CodeGenOpt::Level OptLevel);
 
95
 
 
96
} // end namespace llvm
 
97
 
 
98
#endif