← Back to branch summary

~louis/ubuntu/trusty/clamav/lp799623_fix_logrotate

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/test/TableGen/Slice.td

  • Committer: Bazaar Package Importer
  • Author(s): Scott Kitterman
  • Date: 2010-03-12 11:30:04 UTC
  • mfrom: (0.41.1 upstream)
  • Revision ID: james.westby@ubuntu.com-20100312113004-b0fop4bkycszdd0z
Tags: 0.96~rc1+dfsg-0ubuntu1
https://launchpad.net/bugs/537636
* New upstream RC - FFE (LP: #537636):
  - Add OfficialDatabaseOnly option to clamav-base.postinst.in
  - Add LocalSocketGroup option to clamav-base.postinst.in
  - Add LocalSocketMode option to clamav-base.postinst.in
  - Add CrossFilesystems option to clamav-base.postinst.in
  - Add ClamukoScannerCount option to clamav-base.postinst.in
  - Add BytecodeSecurity opiton to clamav-base.postinst.in
  - Add DetectionStatsHostID option to clamav-freshclam.postinst.in
  - Add Bytecode option to clamav-freshclam.postinst.in
  - Add MilterSocketGroup option to clamav-milter.postinst.in
  - Add MilterSocketMode option to clamav-milter.postinst.in
  - Add ReportHostname option to clamav-milter.postinst.in
  - Bump libclamav SO version to 6.1.0 in libclamav6.install
  - Drop clamdmon from clamav.examples (no longer shipped by upstream)
  - Drop libclamav.a from libclamav-dev.install (not built by upstream)
  - Update SO version for lintian override for libclamav6
  - Add new Bytecode Testing Tool, usr/bin/clambc, to clamav.install
  - Add build-depends on python and python-setuptools for new test suite
  - Update debian/copyright for the embedded copy of llvm (using the system
    llvm is not currently feasible)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/llvm/test/TableGen/Slice.td
 
1
// RUN: tblgen %s | grep {\\\[(set} | count 2
 
2
// RUN: tblgen %s | grep {\\\[\\\]} | count 2
 
3
 
 
4
class ValueType<int size, int value> {
 
5
  int Size = size;
 
6
  int Value = value;
 
7
}
 
8
 
 
9
def f32  : ValueType<32, 1>;   //  2 x i64 vector value
 
10
 
 
11
class Intrinsic<string name> {
 
12
  string Name = name;
 
13
}
 
14
 
 
15
class Inst<bits<8> opcode, dag oopnds, dag iopnds, string asmstr, 
 
16
           list<dag> pattern> {
 
17
  bits<8> Opcode = opcode;
 
18
  dag OutOperands = oopnds;
 
19
  dag InOperands = iopnds;
 
20
  string AssemblyString = asmstr;
 
21
  list<dag> Pattern = pattern;
 
22
}
 
23
 
 
24
def ops;
 
25
def outs;
 
26
def ins;
 
27
 
 
28
def set;
 
29
 
 
30
// Define registers
 
31
class Register<string n> {
 
32
  string Name = n;
 
33
}
 
34
 
 
35
class RegisterClass<list<ValueType> regTypes, list<Register> regList> {
 
36
  list<ValueType> RegTypes = regTypes;
 
37
  list<Register> MemberList = regList;
 
38
}
 
39
 
 
40
def XMM0: Register<"xmm0">;
 
41
def XMM1: Register<"xmm1">;
 
42
def XMM2: Register<"xmm2">;
 
43
def XMM3: Register<"xmm3">;
 
44
def XMM4: Register<"xmm4">;
 
45
def XMM5: Register<"xmm5">;
 
46
def XMM6: Register<"xmm6">;
 
47
def XMM7: Register<"xmm7">;
 
48
def XMM8:  Register<"xmm8">;
 
49
def XMM9:  Register<"xmm9">;
 
50
def XMM10: Register<"xmm10">;
 
51
def XMM11: Register<"xmm11">;
 
52
def XMM12: Register<"xmm12">;
 
53
def XMM13: Register<"xmm13">;
 
54
def XMM14: Register<"xmm14">;
 
55
def XMM15: Register<"xmm15">;
 
56
 
 
57
def FR32 : RegisterClass<[f32],
 
58
                         [XMM0, XMM1, XMM2, XMM3, XMM4, XMM5, XMM6, XMM7,
 
59
                          XMM8, XMM9, XMM10, XMM11,
 
60
                          XMM12, XMM13, XMM14, XMM15]>;
 
61
 
 
62
class SDNode {}
 
63
def not : SDNode;
 
64
 
 
65
multiclass scalar<bits<8> opcode, string asmstr = "", list<list<dag>> patterns = []> {
 
66
  def SSrr : Inst<opcode, (outs FR32:$dst), (ins FR32:$src),
 
67
                  !strconcat(asmstr, "\t$dst, $src"),
 
68
                  !if(!null(patterns),[]<dag>,patterns[0])>;
 
69
  def SSrm : Inst<opcode, (outs FR32:$dst), (ins FR32:$src),
 
70
                  !strconcat(asmstr, "\t$dst, $src"),
 
71
                  !if(!null(patterns),[]<dag>,!if(!null(!cdr(patterns)),patterns[0],patterns[1]))>;
 
72
}
 
73
 
 
74
multiclass vscalar<bits<8> opcode, string asmstr = "", list<list<dag>> patterns = []> {
 
75
  def V#NAME#SSrr : Inst<opcode, (outs FR32:$dst), (ins FR32:$src),
 
76
                  !strconcat(asmstr, "\t$dst, $src"),
 
77
                  !if(!null(patterns),[]<dag>,patterns[0])>;
 
78
  def V#NAME#SSrm : Inst<opcode, (outs FR32:$dst), (ins FR32:$src),
 
79
                  !strconcat(asmstr, "\t$dst, $src"),
 
80
                  !if(!null(patterns),[]<dag>,!if(!null(!cdr(patterns)),patterns[0],patterns[1]))>;
 
81
}
 
82
 
 
83
multiclass myscalar<bits<8> opcode, string asmstr = "", list<list<dag>> patterns = []> :
 
84
  scalar<opcode, asmstr, patterns>,
 
85
  vscalar<opcode, asmstr, patterns>;
 
86
 
 
87
defm NOT : myscalar<0x10, "not", [[], [(set FR32:$dst, (f32 (not FR32:$src)))]]>;