← Back to branch summary

~louis/ubuntu/trusty/clamav/lp799623_fix_logrotate

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/lib/Target/ARM/Thumb1InstrInfo.h

  • Committer: Bazaar Package Importer
  • Author(s): Scott Kitterman
  • Date: 2010-03-12 11:30:04 UTC
  • mfrom: (0.41.1 upstream)
  • Revision ID: james.westby@ubuntu.com-20100312113004-b0fop4bkycszdd0z
Tags: 0.96~rc1+dfsg-0ubuntu1
https://launchpad.net/bugs/537636
* New upstream RC - FFE (LP: #537636):
  - Add OfficialDatabaseOnly option to clamav-base.postinst.in
  - Add LocalSocketGroup option to clamav-base.postinst.in
  - Add LocalSocketMode option to clamav-base.postinst.in
  - Add CrossFilesystems option to clamav-base.postinst.in
  - Add ClamukoScannerCount option to clamav-base.postinst.in
  - Add BytecodeSecurity opiton to clamav-base.postinst.in
  - Add DetectionStatsHostID option to clamav-freshclam.postinst.in
  - Add Bytecode option to clamav-freshclam.postinst.in
  - Add MilterSocketGroup option to clamav-milter.postinst.in
  - Add MilterSocketMode option to clamav-milter.postinst.in
  - Add ReportHostname option to clamav-milter.postinst.in
  - Bump libclamav SO version to 6.1.0 in libclamav6.install
  - Drop clamdmon from clamav.examples (no longer shipped by upstream)
  - Drop libclamav.a from libclamav-dev.install (not built by upstream)
  - Update SO version for lintian override for libclamav6
  - Add new Bytecode Testing Tool, usr/bin/clambc, to clamav.install
  - Add build-depends on python and python-setuptools for new test suite
  - Update debian/copyright for the embedded copy of llvm (using the system
    llvm is not currently feasible)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/llvm/lib/Target/ARM/Thumb1InstrInfo.h
 
1
//===- Thumb1InstrInfo.h - Thumb-1 Instruction Information ------*- C++ -*-===//
 
2
//
 
3
//                     The LLVM Compiler Infrastructure
 
4
//
 
5
// This file is distributed under the University of Illinois Open Source
 
6
// License. See LICENSE.TXT for details.
 
7
//
 
8
//===----------------------------------------------------------------------===//
 
9
//
 
10
// This file contains the Thumb-1 implementation of the TargetInstrInfo class.
 
11
//
 
12
//===----------------------------------------------------------------------===//
 
13
 
 
14
#ifndef THUMB1INSTRUCTIONINFO_H
 
15
#define THUMB1INSTRUCTIONINFO_H
 
16
 
 
17
#include "llvm/Target/TargetInstrInfo.h"
 
18
#include "ARM.h"
 
19
#include "ARMInstrInfo.h"
 
20
#include "Thumb1RegisterInfo.h"
 
21
 
 
22
namespace llvm {
 
23
  class ARMSubtarget;
 
24
 
 
25
class Thumb1InstrInfo : public ARMBaseInstrInfo {
 
26
  Thumb1RegisterInfo RI;
 
27
public:
 
28
  explicit Thumb1InstrInfo(const ARMSubtarget &STI);
 
29
 
 
30
  // Return the non-pre/post incrementing version of 'Opc'. Return 0
 
31
  // if there is not such an opcode.
 
32
  unsigned getUnindexedOpcode(unsigned Opc) const;
 
33
 
 
34
  /// getRegisterInfo - TargetInstrInfo is a superset of MRegister info.  As
 
35
  /// such, whenever a client has an instance of instruction info, it should
 
36
  /// always be able to get register info as well (through this method).
 
37
  ///
 
38
  const Thumb1RegisterInfo &getRegisterInfo() const { return RI; }
 
39
 
 
40
  bool spillCalleeSavedRegisters(MachineBasicBlock &MBB,
 
41
                                 MachineBasicBlock::iterator MI,
 
42
                                 const std::vector<CalleeSavedInfo> &CSI) const;
 
43
  bool restoreCalleeSavedRegisters(MachineBasicBlock &MBB,
 
44
                                   MachineBasicBlock::iterator MI,
 
45
                                   const std::vector<CalleeSavedInfo> &CSI) const;
 
46
 
 
47
  bool copyRegToReg(MachineBasicBlock &MBB,
 
48
                            MachineBasicBlock::iterator I,
 
49
                            unsigned DestReg, unsigned SrcReg,
 
50
                            const TargetRegisterClass *DestRC,
 
51
                            const TargetRegisterClass *SrcRC) const;
 
52
  void storeRegToStackSlot(MachineBasicBlock &MBB,
 
53
                                   MachineBasicBlock::iterator MBBI,
 
54
                                   unsigned SrcReg, bool isKill, int FrameIndex,
 
55
                                   const TargetRegisterClass *RC) const;
 
56
 
 
57
  void loadRegFromStackSlot(MachineBasicBlock &MBB,
 
58
                                    MachineBasicBlock::iterator MBBI,
 
59
                                    unsigned DestReg, int FrameIndex,
 
60
                                    const TargetRegisterClass *RC) const;
 
61
 
 
62
  bool canFoldMemoryOperand(const MachineInstr *MI,
 
63
                                    const SmallVectorImpl<unsigned> &Ops) const;
 
64
 
 
65
  MachineInstr* foldMemoryOperandImpl(MachineFunction &MF,
 
66
                                      MachineInstr* MI,
 
67
                                      const SmallVectorImpl<unsigned> &Ops,
 
68
                                      int FrameIndex) const;
 
69
 
 
70
  MachineInstr* foldMemoryOperandImpl(MachineFunction &MF,
 
71
                                      MachineInstr* MI,
 
72
                                      const SmallVectorImpl<unsigned> &Ops,
 
73
                                      MachineInstr* LoadMI) const {
 
74
    return 0;
 
75
  }
 
76
};
 
77
}
 
78
 
 
79
#endif // THUMB1INSTRUCTIONINFO_H