← Back to branch summary

~louis/ubuntu/trusty/clamav/lp799623_fix_logrotate

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/test/CodeGen/ARM/vpadd.ll

  • Committer: Bazaar Package Importer
  • Author(s): Scott Kitterman
  • Date: 2010-03-12 11:30:04 UTC
  • mfrom: (0.41.1 upstream)
  • Revision ID: james.westby@ubuntu.com-20100312113004-b0fop4bkycszdd0z
Tags: 0.96~rc1+dfsg-0ubuntu1
https://launchpad.net/bugs/537636
* New upstream RC - FFE (LP: #537636):
  - Add OfficialDatabaseOnly option to clamav-base.postinst.in
  - Add LocalSocketGroup option to clamav-base.postinst.in
  - Add LocalSocketMode option to clamav-base.postinst.in
  - Add CrossFilesystems option to clamav-base.postinst.in
  - Add ClamukoScannerCount option to clamav-base.postinst.in
  - Add BytecodeSecurity opiton to clamav-base.postinst.in
  - Add DetectionStatsHostID option to clamav-freshclam.postinst.in
  - Add Bytecode option to clamav-freshclam.postinst.in
  - Add MilterSocketGroup option to clamav-milter.postinst.in
  - Add MilterSocketMode option to clamav-milter.postinst.in
  - Add ReportHostname option to clamav-milter.postinst.in
  - Bump libclamav SO version to 6.1.0 in libclamav6.install
  - Drop clamdmon from clamav.examples (no longer shipped by upstream)
  - Drop libclamav.a from libclamav-dev.install (not built by upstream)
  - Update SO version for lintian override for libclamav6
  - Add new Bytecode Testing Tool, usr/bin/clambc, to clamav.install
  - Add build-depends on python and python-setuptools for new test suite
  - Update debian/copyright for the embedded copy of llvm (using the system
    llvm is not currently feasible)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/llvm/test/CodeGen/ARM/vpadd.ll
 
1
; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
 
2
 
 
3
define <8 x i8> @vpaddi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
 
4
;CHECK: vpaddi8:
 
5
;CHECK: vpadd.i8
 
6
        %tmp1 = load <8 x i8>* %A
 
7
        %tmp2 = load <8 x i8>* %B
 
8
        %tmp3 = call <8 x i8> @llvm.arm.neon.vpadd.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 
9
        ret <8 x i8> %tmp3
 
10
}
 
11
 
 
12
define <4 x i16> @vpaddi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
 
13
;CHECK: vpaddi16:
 
14
;CHECK: vpadd.i16
 
15
        %tmp1 = load <4 x i16>* %A
 
16
        %tmp2 = load <4 x i16>* %B
 
17
        %tmp3 = call <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 
18
        ret <4 x i16> %tmp3
 
19
}
 
20
 
 
21
define <2 x i32> @vpaddi32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
 
22
;CHECK: vpaddi32:
 
23
;CHECK: vpadd.i32
 
24
        %tmp1 = load <2 x i32>* %A
 
25
        %tmp2 = load <2 x i32>* %B
 
26
        %tmp3 = call <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 
27
        ret <2 x i32> %tmp3
 
28
}
 
29
 
 
30
define <2 x float> @vpaddf32(<2 x float>* %A, <2 x float>* %B) nounwind {
 
31
;CHECK: vpaddf32:
 
32
;CHECK: vpadd.f32
 
33
        %tmp1 = load <2 x float>* %A
 
34
        %tmp2 = load <2 x float>* %B
 
35
        %tmp3 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
 
36
        ret <2 x float> %tmp3
 
37
}
 
38
 
 
39
declare <8 x i8>  @llvm.arm.neon.vpadd.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
 
40
declare <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
 
41
declare <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
 
42
 
 
43
declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone
 
44
 
 
45
define <4 x i16> @vpaddls8(<8 x i8>* %A) nounwind {
 
46
;CHECK: vpaddls8:
 
47
;CHECK: vpaddl.s8
 
48
        %tmp1 = load <8 x i8>* %A
 
49
        %tmp2 = call <4 x i16> @llvm.arm.neon.vpaddls.v4i16.v8i8(<8 x i8> %tmp1)
 
50
        ret <4 x i16> %tmp2
 
51
}
 
52
 
 
53
define <2 x i32> @vpaddls16(<4 x i16>* %A) nounwind {
 
54
;CHECK: vpaddls16:
 
55
;CHECK: vpaddl.s16
 
56
        %tmp1 = load <4 x i16>* %A
 
57
        %tmp2 = call <2 x i32> @llvm.arm.neon.vpaddls.v2i32.v4i16(<4 x i16> %tmp1)
 
58
        ret <2 x i32> %tmp2
 
59
}
 
60
 
 
61
define <1 x i64> @vpaddls32(<2 x i32>* %A) nounwind {
 
62
;CHECK: vpaddls32:
 
63
;CHECK: vpaddl.s32
 
64
        %tmp1 = load <2 x i32>* %A
 
65
        %tmp2 = call <1 x i64> @llvm.arm.neon.vpaddls.v1i64.v2i32(<2 x i32> %tmp1)
 
66
        ret <1 x i64> %tmp2
 
67
}
 
68
 
 
69
define <4 x i16> @vpaddlu8(<8 x i8>* %A) nounwind {
 
70
;CHECK: vpaddlu8:
 
71
;CHECK: vpaddl.u8
 
72
        %tmp1 = load <8 x i8>* %A
 
73
        %tmp2 = call <4 x i16> @llvm.arm.neon.vpaddlu.v4i16.v8i8(<8 x i8> %tmp1)
 
74
        ret <4 x i16> %tmp2
 
75
}
 
76
 
 
77
define <2 x i32> @vpaddlu16(<4 x i16>* %A) nounwind {
 
78
;CHECK: vpaddlu16:
 
79
;CHECK: vpaddl.u16
 
80
        %tmp1 = load <4 x i16>* %A
 
81
        %tmp2 = call <2 x i32> @llvm.arm.neon.vpaddlu.v2i32.v4i16(<4 x i16> %tmp1)
 
82
        ret <2 x i32> %tmp2
 
83
}
 
84
 
 
85
define <1 x i64> @vpaddlu32(<2 x i32>* %A) nounwind {
 
86
;CHECK: vpaddlu32:
 
87
;CHECK: vpaddl.u32
 
88
        %tmp1 = load <2 x i32>* %A
 
89
        %tmp2 = call <1 x i64> @llvm.arm.neon.vpaddlu.v1i64.v2i32(<2 x i32> %tmp1)
 
90
        ret <1 x i64> %tmp2
 
91
}
 
92
 
 
93
define <8 x i16> @vpaddlQs8(<16 x i8>* %A) nounwind {
 
94
;CHECK: vpaddlQs8:
 
95
;CHECK: vpaddl.s8
 
96
        %tmp1 = load <16 x i8>* %A
 
97
        %tmp2 = call <8 x i16> @llvm.arm.neon.vpaddls.v8i16.v16i8(<16 x i8> %tmp1)
 
98
        ret <8 x i16> %tmp2
 
99
}
 
100
 
 
101
define <4 x i32> @vpaddlQs16(<8 x i16>* %A) nounwind {
 
102
;CHECK: vpaddlQs16:
 
103
;CHECK: vpaddl.s16
 
104
        %tmp1 = load <8 x i16>* %A
 
105
        %tmp2 = call <4 x i32> @llvm.arm.neon.vpaddls.v4i32.v8i16(<8 x i16> %tmp1)
 
106
        ret <4 x i32> %tmp2
 
107
}
 
108
 
 
109
define <2 x i64> @vpaddlQs32(<4 x i32>* %A) nounwind {
 
110
;CHECK: vpaddlQs32:
 
111
;CHECK: vpaddl.s32
 
112
        %tmp1 = load <4 x i32>* %A
 
113
        %tmp2 = call <2 x i64> @llvm.arm.neon.vpaddls.v2i64.v4i32(<4 x i32> %tmp1)
 
114
        ret <2 x i64> %tmp2
 
115
}
 
116
 
 
117
define <8 x i16> @vpaddlQu8(<16 x i8>* %A) nounwind {
 
118
;CHECK: vpaddlQu8:
 
119
;CHECK: vpaddl.u8
 
120
        %tmp1 = load <16 x i8>* %A
 
121
        %tmp2 = call <8 x i16> @llvm.arm.neon.vpaddlu.v8i16.v16i8(<16 x i8> %tmp1)
 
122
        ret <8 x i16> %tmp2
 
123
}
 
124
 
 
125
define <4 x i32> @vpaddlQu16(<8 x i16>* %A) nounwind {
 
126
;CHECK: vpaddlQu16:
 
127
;CHECK: vpaddl.u16
 
128
        %tmp1 = load <8 x i16>* %A
 
129
        %tmp2 = call <4 x i32> @llvm.arm.neon.vpaddlu.v4i32.v8i16(<8 x i16> %tmp1)
 
130
        ret <4 x i32> %tmp2
 
131
}
 
132
 
 
133
define <2 x i64> @vpaddlQu32(<4 x i32>* %A) nounwind {
 
134
;CHECK: vpaddlQu32:
 
135
;CHECK: vpaddl.u32
 
136
        %tmp1 = load <4 x i32>* %A
 
137
        %tmp2 = call <2 x i64> @llvm.arm.neon.vpaddlu.v2i64.v4i32(<4 x i32> %tmp1)
 
138
        ret <2 x i64> %tmp2
 
139
}
 
140
 
 
141
declare <4 x i16> @llvm.arm.neon.vpaddls.v4i16.v8i8(<8 x i8>) nounwind readnone
 
142
declare <2 x i32> @llvm.arm.neon.vpaddls.v2i32.v4i16(<4 x i16>) nounwind readnone
 
143
declare <1 x i64> @llvm.arm.neon.vpaddls.v1i64.v2i32(<2 x i32>) nounwind readnone
 
144
 
 
145
declare <4 x i16> @llvm.arm.neon.vpaddlu.v4i16.v8i8(<8 x i8>) nounwind readnone
 
146
declare <2 x i32> @llvm.arm.neon.vpaddlu.v2i32.v4i16(<4 x i16>) nounwind readnone
 
147
declare <1 x i64> @llvm.arm.neon.vpaddlu.v1i64.v2i32(<2 x i32>) nounwind readnone
 
148
 
 
149
declare <8 x i16> @llvm.arm.neon.vpaddls.v8i16.v16i8(<16 x i8>) nounwind readnone
 
150
declare <4 x i32> @llvm.arm.neon.vpaddls.v4i32.v8i16(<8 x i16>) nounwind readnone
 
151
declare <2 x i64> @llvm.arm.neon.vpaddls.v2i64.v4i32(<4 x i32>) nounwind readnone
 
152
 
 
153
declare <8 x i16> @llvm.arm.neon.vpaddlu.v8i16.v16i8(<16 x i8>) nounwind readnone
 
154
declare <4 x i32> @llvm.arm.neon.vpaddlu.v4i32.v8i16(<8 x i16>) nounwind readnone
 
155
declare <2 x i64> @llvm.arm.neon.vpaddlu.v2i64.v4i32(<4 x i32>) nounwind readnone