← Back to branch summary

~louis/ubuntu/trusty/clamav/lp799623_fix_logrotate

« back to all changes in this revision

Viewing changes to libclamav/c++/llvm/test/CodeGen/ARM/vshrn.ll

  • Committer: Bazaar Package Importer
  • Author(s): Scott Kitterman
  • Date: 2010-03-12 11:30:04 UTC
  • mfrom: (0.41.1 upstream)
  • Revision ID: james.westby@ubuntu.com-20100312113004-b0fop4bkycszdd0z
Tags: 0.96~rc1+dfsg-0ubuntu1
https://launchpad.net/bugs/537636
* New upstream RC - FFE (LP: #537636):
  - Add OfficialDatabaseOnly option to clamav-base.postinst.in
  - Add LocalSocketGroup option to clamav-base.postinst.in
  - Add LocalSocketMode option to clamav-base.postinst.in
  - Add CrossFilesystems option to clamav-base.postinst.in
  - Add ClamukoScannerCount option to clamav-base.postinst.in
  - Add BytecodeSecurity opiton to clamav-base.postinst.in
  - Add DetectionStatsHostID option to clamav-freshclam.postinst.in
  - Add Bytecode option to clamav-freshclam.postinst.in
  - Add MilterSocketGroup option to clamav-milter.postinst.in
  - Add MilterSocketMode option to clamav-milter.postinst.in
  - Add ReportHostname option to clamav-milter.postinst.in
  - Bump libclamav SO version to 6.1.0 in libclamav6.install
  - Drop clamdmon from clamav.examples (no longer shipped by upstream)
  - Drop libclamav.a from libclamav-dev.install (not built by upstream)
  - Update SO version for lintian override for libclamav6
  - Add new Bytecode Testing Tool, usr/bin/clambc, to clamav.install
  - Add build-depends on python and python-setuptools for new test suite
  - Update debian/copyright for the embedded copy of llvm (using the system
    llvm is not currently feasible)

Show diffs side-by-side

added added

removed removed

Lines of Context:
libclamav/c++/llvm/test/CodeGen/ARM/vshrn.ll
 
1
; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
 
2
 
 
3
define <8 x i8> @vshrns8(<8 x i16>* %A) nounwind {
 
4
;CHECK: vshrns8:
 
5
;CHECK: vshrn.i16
 
6
        %tmp1 = load <8 x i16>* %A
 
7
        %tmp2 = call <8 x i8> @llvm.arm.neon.vshiftn.v8i8(<8 x i16> %tmp1, <8 x i16> < i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8 >)
 
8
        ret <8 x i8> %tmp2
 
9
}
 
10
 
 
11
define <4 x i16> @vshrns16(<4 x i32>* %A) nounwind {
 
12
;CHECK: vshrns16:
 
13
;CHECK: vshrn.i32
 
14
        %tmp1 = load <4 x i32>* %A
 
15
        %tmp2 = call <4 x i16> @llvm.arm.neon.vshiftn.v4i16(<4 x i32> %tmp1, <4 x i32> < i32 -16, i32 -16, i32 -16, i32 -16 >)
 
16
        ret <4 x i16> %tmp2
 
17
}
 
18
 
 
19
define <2 x i32> @vshrns32(<2 x i64>* %A) nounwind {
 
20
;CHECK: vshrns32:
 
21
;CHECK: vshrn.i64
 
22
        %tmp1 = load <2 x i64>* %A
 
23
        %tmp2 = call <2 x i32> @llvm.arm.neon.vshiftn.v2i32(<2 x i64> %tmp1, <2 x i64> < i64 -32, i64 -32 >)
 
24
        ret <2 x i32> %tmp2
 
25
}
 
26
 
 
27
declare <8 x i8>  @llvm.arm.neon.vshiftn.v8i8(<8 x i16>, <8 x i16>) nounwind readnone
 
28
declare <4 x i16> @llvm.arm.neon.vshiftn.v4i16(<4 x i32>, <4 x i32>) nounwind readnone
 
29
declare <2 x i32> @llvm.arm.neon.vshiftn.v2i32(<2 x i64>, <2 x i64>) nounwind readnone
 
30
 
 
31
define <8 x i8> @vrshrns8(<8 x i16>* %A) nounwind {
 
32
;CHECK: vrshrns8:
 
33
;CHECK: vrshrn.i16
 
34
        %tmp1 = load <8 x i16>* %A
 
35
        %tmp2 = call <8 x i8> @llvm.arm.neon.vrshiftn.v8i8(<8 x i16> %tmp1, <8 x i16> < i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8, i16 -8 >)
 
36
        ret <8 x i8> %tmp2
 
37
}
 
38
 
 
39
define <4 x i16> @vrshrns16(<4 x i32>* %A) nounwind {
 
40
;CHECK: vrshrns16:
 
41
;CHECK: vrshrn.i32
 
42
        %tmp1 = load <4 x i32>* %A
 
43
        %tmp2 = call <4 x i16> @llvm.arm.neon.vrshiftn.v4i16(<4 x i32> %tmp1, <4 x i32> < i32 -16, i32 -16, i32 -16, i32 -16 >)
 
44
        ret <4 x i16> %tmp2
 
45
}
 
46
 
 
47
define <2 x i32> @vrshrns32(<2 x i64>* %A) nounwind {
 
48
;CHECK: vrshrns32:
 
49
;CHECK: vrshrn.i64
 
50
        %tmp1 = load <2 x i64>* %A
 
51
        %tmp2 = call <2 x i32> @llvm.arm.neon.vrshiftn.v2i32(<2 x i64> %tmp1, <2 x i64> < i64 -32, i64 -32 >)
 
52
        ret <2 x i32> %tmp2
 
53
}
 
54
 
 
55
declare <8 x i8>  @llvm.arm.neon.vrshiftn.v8i8(<8 x i16>, <8 x i16>) nounwind readnone
 
56
declare <4 x i16> @llvm.arm.neon.vrshiftn.v4i16(<4 x i32>, <4 x i32>) nounwind readnone
 
57
declare <2 x i32> @llvm.arm.neon.vrshiftn.v2i32(<2 x i64>, <2 x i64>) nounwind readnone