← Back to branch summary

~ubuntu-branches/ubuntu/trusty/linux-armadaxp/trusty

« back to all changes in this revision

Viewing changes to arch/arm/mach-at91/include/mach/at91_dbgu.h

  • Committer: Package Import Robot
  • Author(s): Michael Casadevall, Bryan Wu, Dann Frazier, Michael Casadeall
  • Date: 2012-03-10 15:00:54 UTC
  • mfrom: (1.1.1)
  • Revision ID: package-import@ubuntu.com-20120310150054-flugb39zon8vvgwe
Tags: 3.2.0-1600.1
[ Bryan Wu ]
* UBUNTU: import debian/debian.env and debian.armadaxp

[ Dann Frazier ]
* ARM: Armada XP: remove trailing '/' in dirnames in mvRules.mk

[ Michael Casadeall ]
* tools: add some tools for Marvell Armada XP processor
* kernel: timer tick hacking from Marvell
* kernel: Sheeva Errata: add delay on Sheeva when powering down
* net: add Marvell NFP netfilter
* net: socket and skb modifications made by Marvell
* miscdevice: add minor IDs for some Marvell Armada drivers
* fs: introduce memory pool for splice()
* video: EDID detection updates from Marvell Armada XP patchset
* video: backlight: add Marvell Dove LCD backlight driver
* video: display: add THS8200 display driver
* video: framebuffer: add Marvell Dove and Armada XP processor onchip LCD controller driver
* usbtest: add Interrupt transfer testing by Marvell Armada XP code
* usb: ehci: add support for Marvell EHCI controler
* tty/serial: 8250: add support for Marvell Armada XP processor and DeviceTree work
* rtc: add support for Marvell Armada XP onchip RTC controller
* net: pppoe: add Marvell ethernet NFP hook in PPPoE networking driver
* mtd: nand: add support for Marvell Armada XP Nand Flash Controller
* mtd: maps: add Marvell Armada XP specific map driver
* mmc: add support for Marvell Armada XP MMC/SD host controller
* i2c: add support for Marvell Armada XP onchip i2c bus controller
* hwmon: add Kconfig option for Armada XP onchip thermal sensor driver
* dmaengine: add Net DMA support for splice and update Marvell XOR DMA engine driver
* ata: add support for Marvell Armada XP SATA controller and update some quirks
* ARM: add Marvell Armada XP machine to mach-types
* ARM: oprofile: add support for Marvell PJ4B core
* ARM: mm: more ARMv6 switches for Marvell Armada XP
* ARM: remove static declaration to allow compilation
* ARM: alignment access fault trick
* ARM: mm: skip some fault fixing when run on NONE SMP ARMv6 mode during early abort event
* ARM: mm: add Marvell Sheeva CPU Architecture for PJ4B
* ARM: introduce optimized copy operation for Marvell Armada XP
* ARM: SAUCE: hardware breakpoint trick for Marvell Armada XP
* ARM: big endian and little endian tricks for Marvell Armada XP
* ARM: SAUCE: Add Marvell Armada XP build rules to arch/arm/kernel/Makefile
* ARM: vfp: add special handling for Marvell Armada XP
* ARM: add support for Marvell U-Boot
* ARM: add mv_controller_num for ARM PCI drivers
* ARM: add support for local PMUs, general SMP tweaks and cache flushing
* ARM: add Marvell device identifies in glue-proc.h
* ARM: add IPC driver support for Marvell platforms
* ARM: add DMA mapping for Marvell platforms
* ARM: add Sheeva errata and PJ4B code for booting
* ARM: update Kconfig and Makefile to include Marvell Armada XP platforms
* ARM: Armada XP: import LSP from Marvell for Armada XP 3.2 kernel enablement

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/arm/mach-at91/include/mach/at91_dbgu.h
16
16
#ifndef AT91_DBGU_H
17
17
#define AT91_DBGU_H
18
18
 
 
19
#define dbgu_readl(dbgu, field) \
 
20
        __raw_readl(AT91_VA_BASE_SYS + dbgu + AT91_DBGU_ ## field)
 
21
 
19
22
#ifdef AT91_DBGU
20
 
#define AT91_DBGU_CR            (AT91_DBGU + 0x00)      /* Control Register */
21
 
#define AT91_DBGU_MR            (AT91_DBGU + 0x04)      /* Mode Register */
22
 
#define AT91_DBGU_IER           (AT91_DBGU + 0x08)      /* Interrupt Enable Register */
 
23
#define AT91_DBGU_CR            (0x00)  /* Control Register */
 
24
#define AT91_DBGU_MR            (0x04)  /* Mode Register */
 
25
#define AT91_DBGU_IER           (0x08)  /* Interrupt Enable Register */
23
26
#define         AT91_DBGU_TXRDY         (1 << 1)                /* Transmitter Ready */
24
27
#define         AT91_DBGU_TXEMPTY       (1 << 9)                /* Transmitter Empty */
25
 
#define AT91_DBGU_IDR           (AT91_DBGU + 0x0c)      /* Interrupt Disable Register */
26
 
#define AT91_DBGU_IMR           (AT91_DBGU + 0x10)      /* Interrupt Mask Register */
27
 
#define AT91_DBGU_SR            (AT91_DBGU + 0x14)      /* Status Register */
28
 
#define AT91_DBGU_RHR           (AT91_DBGU + 0x18)      /* Receiver Holding Register */
29
 
#define AT91_DBGU_THR           (AT91_DBGU + 0x1c)      /* Transmitter Holding Register */
30
 
#define AT91_DBGU_BRGR          (AT91_DBGU + 0x20)      /* Baud Rate Generator Register */
 
28
#define AT91_DBGU_IDR           (0x0c)  /* Interrupt Disable Register */
 
29
#define AT91_DBGU_IMR           (0x10)  /* Interrupt Mask Register */
 
30
#define AT91_DBGU_SR            (0x14)  /* Status Register */
 
31
#define AT91_DBGU_RHR           (0x18)  /* Receiver Holding Register */
 
32
#define AT91_DBGU_THR           (0x1c)  /* Transmitter Holding Register */
 
33
#define AT91_DBGU_BRGR          (0x20)  /* Baud Rate Generator Register */
31
34
 
32
 
#define AT91_DBGU_CIDR          (AT91_DBGU + 0x40)      /* Chip ID Register */
33
 
#define AT91_DBGU_EXID          (AT91_DBGU + 0x44)      /* Chip ID Extension Register */
34
 
#define AT91_DBGU_FNR           (AT91_DBGU + 0x48)      /* Force NTRST Register [SAM9 only] */
 
35
#define AT91_DBGU_CIDR          (0x40)  /* Chip ID Register */
 
36
#define AT91_DBGU_EXID          (0x44)  /* Chip ID Extension Register */
 
37
#define AT91_DBGU_FNR           (0x48)  /* Force NTRST Register [SAM9 only] */
35
38
#define         AT91_DBGU_FNTRST        (1 << 0)                /* Force NTRST */
36
39
 
37
40
#endif /* AT91_DBGU */