← Back to branch summary

~ubuntu-branches/ubuntu/trusty/linux-armadaxp/trusty

« back to all changes in this revision

Viewing changes to drivers/media/video/s5p-mfc/s5p_mfc.c

  • Committer: Package Import Robot
  • Author(s): Michael Casadevall, Bryan Wu, Dann Frazier, Michael Casadeall
  • Date: 2012-03-10 15:00:54 UTC
  • mfrom: (1.1.1)
  • Revision ID: package-import@ubuntu.com-20120310150054-flugb39zon8vvgwe
Tags: 3.2.0-1600.1
[ Bryan Wu ]
* UBUNTU: import debian/debian.env and debian.armadaxp

[ Dann Frazier ]
* ARM: Armada XP: remove trailing '/' in dirnames in mvRules.mk

[ Michael Casadeall ]
* tools: add some tools for Marvell Armada XP processor
* kernel: timer tick hacking from Marvell
* kernel: Sheeva Errata: add delay on Sheeva when powering down
* net: add Marvell NFP netfilter
* net: socket and skb modifications made by Marvell
* miscdevice: add minor IDs for some Marvell Armada drivers
* fs: introduce memory pool for splice()
* video: EDID detection updates from Marvell Armada XP patchset
* video: backlight: add Marvell Dove LCD backlight driver
* video: display: add THS8200 display driver
* video: framebuffer: add Marvell Dove and Armada XP processor onchip LCD controller driver
* usbtest: add Interrupt transfer testing by Marvell Armada XP code
* usb: ehci: add support for Marvell EHCI controler
* tty/serial: 8250: add support for Marvell Armada XP processor and DeviceTree work
* rtc: add support for Marvell Armada XP onchip RTC controller
* net: pppoe: add Marvell ethernet NFP hook in PPPoE networking driver
* mtd: nand: add support for Marvell Armada XP Nand Flash Controller
* mtd: maps: add Marvell Armada XP specific map driver
* mmc: add support for Marvell Armada XP MMC/SD host controller
* i2c: add support for Marvell Armada XP onchip i2c bus controller
* hwmon: add Kconfig option for Armada XP onchip thermal sensor driver
* dmaengine: add Net DMA support for splice and update Marvell XOR DMA engine driver
* ata: add support for Marvell Armada XP SATA controller and update some quirks
* ARM: add Marvell Armada XP machine to mach-types
* ARM: oprofile: add support for Marvell PJ4B core
* ARM: mm: more ARMv6 switches for Marvell Armada XP
* ARM: remove static declaration to allow compilation
* ARM: alignment access fault trick
* ARM: mm: skip some fault fixing when run on NONE SMP ARMv6 mode during early abort event
* ARM: mm: add Marvell Sheeva CPU Architecture for PJ4B
* ARM: introduce optimized copy operation for Marvell Armada XP
* ARM: SAUCE: hardware breakpoint trick for Marvell Armada XP
* ARM: big endian and little endian tricks for Marvell Armada XP
* ARM: SAUCE: Add Marvell Armada XP build rules to arch/arm/kernel/Makefile
* ARM: vfp: add special handling for Marvell Armada XP
* ARM: add support for Marvell U-Boot
* ARM: add mv_controller_num for ARM PCI drivers
* ARM: add support for local PMUs, general SMP tweaks and cache flushing
* ARM: add Marvell device identifies in glue-proc.h
* ARM: add IPC driver support for Marvell platforms
* ARM: add DMA mapping for Marvell platforms
* ARM: add Sheeva errata and PJ4B code for booting
* ARM: update Kconfig and Makefile to include Marvell Armada XP platforms
* ARM: Armada XP: import LSP from Marvell for Armada XP 3.2 kernel enablement

Show diffs side-by-side

added added

removed removed

Lines of Context:
drivers/media/video/s5p-mfc/s5p_mfc.c
 
1
/*
 
2
 * Samsung S5P Multi Format Codec v 5.1
 
3
 *
 
4
 * Copyright (c) 2011 Samsung Electronics Co., Ltd.
 
5
 * Kamil Debski, <k.debski@samsung.com>
 
6
 *
 
7
 * This program is free software; you can redistribute it and/or modify
 
8
 * it under the terms of the GNU General Public License as published by
 
9
 * the Free Software Foundation; either version 2 of the License, or
 
10
 * (at your option) any later version.
 
11
 */
 
12
 
 
13
#include <linux/clk.h>
 
14
#include <linux/delay.h>
 
15
#include <linux/interrupt.h>
 
16
#include <linux/io.h>
 
17
#include <linux/module.h>
 
18
#include <linux/platform_device.h>
 
19
#include <linux/sched.h>
 
20
#include <linux/slab.h>
 
21
#include <linux/version.h>
 
22
#include <linux/videodev2.h>
 
23
#include <linux/workqueue.h>
 
24
#include <media/videobuf2-core.h>
 
25
#include "regs-mfc.h"
 
26
#include "s5p_mfc_ctrl.h"
 
27
#include "s5p_mfc_debug.h"
 
28
#include "s5p_mfc_dec.h"
 
29
#include "s5p_mfc_enc.h"
 
30
#include "s5p_mfc_intr.h"
 
31
#include "s5p_mfc_opr.h"
 
32
#include "s5p_mfc_pm.h"
 
33
#include "s5p_mfc_shm.h"
 
34
 
 
35
#define S5P_MFC_NAME            "s5p-mfc"
 
36
#define S5P_MFC_DEC_NAME        "s5p-mfc-dec"
 
37
#define S5P_MFC_ENC_NAME        "s5p-mfc-enc"
 
38
 
 
39
int debug;
 
40
module_param(debug, int, S_IRUGO | S_IWUSR);
 
41
MODULE_PARM_DESC(debug, "Debug level - higher value produces more verbose messages");
 
42
 
 
43
/* Helper functions for interrupt processing */
 
44
/* Remove from hw execution round robin */
 
45
static void clear_work_bit(struct s5p_mfc_ctx *ctx)
 
46
{
 
47
        struct s5p_mfc_dev *dev = ctx->dev;
 
48
 
 
49
        spin_lock(&dev->condlock);
 
50
        clear_bit(ctx->num, &dev->ctx_work_bits);
 
51
        spin_unlock(&dev->condlock);
 
52
}
 
53
 
 
54
/* Wake up context wait_queue */
 
55
static void wake_up_ctx(struct s5p_mfc_ctx *ctx, unsigned int reason,
 
56
                        unsigned int err)
 
57
{
 
58
        ctx->int_cond = 1;
 
59
        ctx->int_type = reason;
 
60
        ctx->int_err = err;
 
61
        wake_up(&ctx->queue);
 
62
}
 
63
 
 
64
/* Wake up device wait_queue */
 
65
static void wake_up_dev(struct s5p_mfc_dev *dev, unsigned int reason,
 
66
                        unsigned int err)
 
67
{
 
68
        dev->int_cond = 1;
 
69
        dev->int_type = reason;
 
70
        dev->int_err = err;
 
71
        wake_up(&dev->queue);
 
72
}
 
73
 
 
74
void s5p_mfc_watchdog(unsigned long arg)
 
75
{
 
76
        struct s5p_mfc_dev *dev = (struct s5p_mfc_dev *)arg;
 
77
 
 
78
        if (test_bit(0, &dev->hw_lock))
 
79
                atomic_inc(&dev->watchdog_cnt);
 
80
        if (atomic_read(&dev->watchdog_cnt) >= MFC_WATCHDOG_CNT) {
 
81
                /* This means that hw is busy and no interrupts were
 
82
                 * generated by hw for the Nth time of running this
 
83
                 * watchdog timer. This usually means a serious hw
 
84
                 * error. Now it is time to kill all instances and
 
85
                 * reset the MFC. */
 
86
                mfc_err("Time out during waiting for HW\n");
 
87
                queue_work(dev->watchdog_workqueue, &dev->watchdog_work);
 
88
        }
 
89
        dev->watchdog_timer.expires = jiffies +
 
90
                                        msecs_to_jiffies(MFC_WATCHDOG_INTERVAL);
 
91
        add_timer(&dev->watchdog_timer);
 
92
}
 
93
 
 
94
static void s5p_mfc_watchdog_worker(struct work_struct *work)
 
95
{
 
96
        struct s5p_mfc_dev *dev;
 
97
        struct s5p_mfc_ctx *ctx;
 
98
        unsigned long flags;
 
99
        int mutex_locked;
 
100
        int i, ret;
 
101
 
 
102
        dev = container_of(work, struct s5p_mfc_dev, watchdog_work);
 
103
 
 
104
        mfc_err("Driver timeout error handling\n");
 
105
        /* Lock the mutex that protects open and release.
 
106
         * This is necessary as they may load and unload firmware. */
 
107
        mutex_locked = mutex_trylock(&dev->mfc_mutex);
 
108
        if (!mutex_locked)
 
109
                mfc_err("Error: some instance may be closing/opening\n");
 
110
        spin_lock_irqsave(&dev->irqlock, flags);
 
111
 
 
112
        s5p_mfc_clock_off();
 
113
 
 
114
        for (i = 0; i < MFC_NUM_CONTEXTS; i++) {
 
115
                ctx = dev->ctx[i];
 
116
                if (!ctx)
 
117
                        continue;
 
118
                ctx->state = MFCINST_ERROR;
 
119
                s5p_mfc_cleanup_queue(&ctx->dst_queue, &ctx->vq_dst);
 
120
                s5p_mfc_cleanup_queue(&ctx->src_queue, &ctx->vq_src);
 
121
                clear_work_bit(ctx);
 
122
                wake_up_ctx(ctx, S5P_FIMV_R2H_CMD_ERR_RET, 0);
 
123
        }
 
124
        clear_bit(0, &dev->hw_lock);
 
125
        spin_unlock_irqrestore(&dev->irqlock, flags);
 
126
        /* Double check if there is at least one instance running.
 
127
         * If no instance is in memory than no firmware should be present */
 
128
        if (dev->num_inst > 0) {
 
129
                ret = s5p_mfc_reload_firmware(dev);
 
130
                if (ret) {
 
131
                        mfc_err("Failed to reload FW\n");
 
132
                        goto unlock;
 
133
                }
 
134
                s5p_mfc_clock_on();
 
135
                ret = s5p_mfc_init_hw(dev);
 
136
                if (ret)
 
137
                        mfc_err("Failed to reinit FW\n");
 
138
        }
 
139
unlock:
 
140
        if (mutex_locked)
 
141
                mutex_unlock(&dev->mfc_mutex);
 
142
}
 
143
 
 
144
static enum s5p_mfc_node_type s5p_mfc_get_node_type(struct file *file)
 
145
{
 
146
        struct video_device *vdev = video_devdata(file);
 
147
 
 
148
        if (!vdev) {
 
149
                mfc_err("failed to get video_device");
 
150
                return MFCNODE_INVALID;
 
151
        }
 
152
        if (vdev->index == 0)
 
153
                return MFCNODE_DECODER;
 
154
        else if (vdev->index == 1)
 
155
                return MFCNODE_ENCODER;
 
156
        return MFCNODE_INVALID;
 
157
}
 
158
 
 
159
static void s5p_mfc_clear_int_flags(struct s5p_mfc_dev *dev)
 
160
{
 
161
        mfc_write(dev, 0, S5P_FIMV_RISC_HOST_INT);
 
162
        mfc_write(dev, 0, S5P_FIMV_RISC2HOST_CMD);
 
163
        mfc_write(dev, 0xffff, S5P_FIMV_SI_RTN_CHID);
 
164
}
 
165
 
 
166
static void s5p_mfc_handle_frame_all_extracted(struct s5p_mfc_ctx *ctx)
 
167
{
 
168
        struct s5p_mfc_buf *dst_buf;
 
169
 
 
170
        ctx->state = MFCINST_FINISHED;
 
171
        ctx->sequence++;
 
172
        while (!list_empty(&ctx->dst_queue)) {
 
173
                dst_buf = list_entry(ctx->dst_queue.next,
 
174
                                     struct s5p_mfc_buf, list);
 
175
                mfc_debug(2, "Cleaning up buffer: %d\n",
 
176
                                          dst_buf->b->v4l2_buf.index);
 
177
                vb2_set_plane_payload(dst_buf->b, 0, 0);
 
178
                vb2_set_plane_payload(dst_buf->b, 1, 0);
 
179
                list_del(&dst_buf->list);
 
180
                ctx->dst_queue_cnt--;
 
181
                dst_buf->b->v4l2_buf.sequence = (ctx->sequence++);
 
182
 
 
183
                if (s5p_mfc_read_shm(ctx, PIC_TIME_TOP) ==
 
184
                        s5p_mfc_read_shm(ctx, PIC_TIME_BOT))
 
185
                        dst_buf->b->v4l2_buf.field = V4L2_FIELD_NONE;
 
186
                else
 
187
                        dst_buf->b->v4l2_buf.field = V4L2_FIELD_INTERLACED;
 
188
 
 
189
                ctx->dec_dst_flag &= ~(1 << dst_buf->b->v4l2_buf.index);
 
190
                vb2_buffer_done(dst_buf->b, VB2_BUF_STATE_DONE);
 
191
        }
 
192
}
 
193
 
 
194
static void s5p_mfc_handle_frame_copy_time(struct s5p_mfc_ctx *ctx)
 
195
{
 
196
        struct s5p_mfc_dev *dev = ctx->dev;
 
197
        struct s5p_mfc_buf  *dst_buf, *src_buf;
 
198
        size_t dec_y_addr = s5p_mfc_get_dec_y_adr();
 
199
        unsigned int frame_type = s5p_mfc_get_frame_type();
 
200
 
 
201
        /* Copy timestamp / timecode from decoded src to dst and set
 
202
           appropraite flags */
 
203
        src_buf = list_entry(ctx->src_queue.next, struct s5p_mfc_buf, list);
 
204
        list_for_each_entry(dst_buf, &ctx->dst_queue, list) {
 
205
                if (vb2_dma_contig_plane_dma_addr(dst_buf->b, 0) == dec_y_addr) {
 
206
                        memcpy(&dst_buf->b->v4l2_buf.timecode,
 
207
                                &src_buf->b->v4l2_buf.timecode,
 
208
                                sizeof(struct v4l2_timecode));
 
209
                        memcpy(&dst_buf->b->v4l2_buf.timestamp,
 
210
                                &src_buf->b->v4l2_buf.timestamp,
 
211
                                sizeof(struct timeval));
 
212
                        switch (frame_type) {
 
213
                        case S5P_FIMV_DECODE_FRAME_I_FRAME:
 
214
                                dst_buf->b->v4l2_buf.flags |=
 
215
                                                V4L2_BUF_FLAG_KEYFRAME;
 
216
                                break;
 
217
                        case S5P_FIMV_DECODE_FRAME_P_FRAME:
 
218
                                dst_buf->b->v4l2_buf.flags |=
 
219
                                                V4L2_BUF_FLAG_PFRAME;
 
220
                                break;
 
221
                        case S5P_FIMV_DECODE_FRAME_B_FRAME:
 
222
                                dst_buf->b->v4l2_buf.flags |=
 
223
                                                V4L2_BUF_FLAG_BFRAME;
 
224
                                break;
 
225
                        }
 
226
                        break;
 
227
                }
 
228
        }
 
229
}
 
230
 
 
231
static void s5p_mfc_handle_frame_new(struct s5p_mfc_ctx *ctx, unsigned int err)
 
232
{
 
233
        struct s5p_mfc_dev *dev = ctx->dev;
 
234
        struct s5p_mfc_buf  *dst_buf;
 
235
        size_t dspl_y_addr = s5p_mfc_get_dspl_y_adr();
 
236
        unsigned int frame_type = s5p_mfc_get_frame_type();
 
237
        unsigned int index;
 
238
 
 
239
        /* If frame is same as previous then skip and do not dequeue */
 
240
        if (frame_type == S5P_FIMV_DECODE_FRAME_SKIPPED) {
 
241
                if (!ctx->after_packed_pb)
 
242
                        ctx->sequence++;
 
243
                ctx->after_packed_pb = 0;
 
244
                return;
 
245
        }
 
246
        ctx->sequence++;
 
247
        /* The MFC returns address of the buffer, now we have to
 
248
         * check which videobuf does it correspond to */
 
249
        list_for_each_entry(dst_buf, &ctx->dst_queue, list) {
 
250
                /* Check if this is the buffer we're looking for */
 
251
                if (vb2_dma_contig_plane_dma_addr(dst_buf->b, 0) == dspl_y_addr) {
 
252
                        list_del(&dst_buf->list);
 
253
                        ctx->dst_queue_cnt--;
 
254
                        dst_buf->b->v4l2_buf.sequence = ctx->sequence;
 
255
                        if (s5p_mfc_read_shm(ctx, PIC_TIME_TOP) ==
 
256
                                s5p_mfc_read_shm(ctx, PIC_TIME_BOT))
 
257
                                dst_buf->b->v4l2_buf.field = V4L2_FIELD_NONE;
 
258
                        else
 
259
                                dst_buf->b->v4l2_buf.field =
 
260
                                                        V4L2_FIELD_INTERLACED;
 
261
                        vb2_set_plane_payload(dst_buf->b, 0, ctx->luma_size);
 
262
                        vb2_set_plane_payload(dst_buf->b, 1, ctx->chroma_size);
 
263
                        clear_bit(dst_buf->b->v4l2_buf.index,
 
264
                                                        &ctx->dec_dst_flag);
 
265
 
 
266
                        vb2_buffer_done(dst_buf->b,
 
267
                                err ? VB2_BUF_STATE_ERROR : VB2_BUF_STATE_DONE);
 
268
 
 
269
                        index = dst_buf->b->v4l2_buf.index;
 
270
                        break;
 
271
                }
 
272
        }
 
273
}
 
274
 
 
275
/* Handle frame decoding interrupt */
 
276
static void s5p_mfc_handle_frame(struct s5p_mfc_ctx *ctx,
 
277
                                        unsigned int reason, unsigned int err)
 
278
{
 
279
        struct s5p_mfc_dev *dev = ctx->dev;
 
280
        unsigned int dst_frame_status;
 
281
        struct s5p_mfc_buf *src_buf;
 
282
        unsigned long flags;
 
283
        unsigned int res_change;
 
284
 
 
285
        unsigned int index;
 
286
 
 
287
        dst_frame_status = s5p_mfc_get_dspl_status()
 
288
                                & S5P_FIMV_DEC_STATUS_DECODING_STATUS_MASK;
 
289
        res_change = s5p_mfc_get_dspl_status()
 
290
                                & S5P_FIMV_DEC_STATUS_RESOLUTION_MASK;
 
291
        mfc_debug(2, "Frame Status: %x\n", dst_frame_status);
 
292
        if (ctx->state == MFCINST_RES_CHANGE_INIT)
 
293
                ctx->state = MFCINST_RES_CHANGE_FLUSH;
 
294
        if (res_change) {
 
295
                ctx->state = MFCINST_RES_CHANGE_INIT;
 
296
                s5p_mfc_clear_int_flags(dev);
 
297
                wake_up_ctx(ctx, reason, err);
 
298
                if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
299
                        BUG();
 
300
                s5p_mfc_clock_off();
 
301
                s5p_mfc_try_run(dev);
 
302
                return;
 
303
        }
 
304
        if (ctx->dpb_flush_flag)
 
305
                ctx->dpb_flush_flag = 0;
 
306
 
 
307
        spin_lock_irqsave(&dev->irqlock, flags);
 
308
        /* All frames remaining in the buffer have been extracted  */
 
309
        if (dst_frame_status == S5P_FIMV_DEC_STATUS_DECODING_EMPTY) {
 
310
                if (ctx->state == MFCINST_RES_CHANGE_FLUSH) {
 
311
                        s5p_mfc_handle_frame_all_extracted(ctx);
 
312
                        ctx->state = MFCINST_RES_CHANGE_END;
 
313
                        goto leave_handle_frame;
 
314
                } else {
 
315
                        s5p_mfc_handle_frame_all_extracted(ctx);
 
316
                }
 
317
        }
 
318
 
 
319
        if (dst_frame_status == S5P_FIMV_DEC_STATUS_DECODING_DISPLAY ||
 
320
                dst_frame_status == S5P_FIMV_DEC_STATUS_DECODING_ONLY)
 
321
                s5p_mfc_handle_frame_copy_time(ctx);
 
322
 
 
323
        /* A frame has been decoded and is in the buffer  */
 
324
        if (dst_frame_status == S5P_FIMV_DEC_STATUS_DISPLAY_ONLY ||
 
325
            dst_frame_status == S5P_FIMV_DEC_STATUS_DECODING_DISPLAY) {
 
326
                s5p_mfc_handle_frame_new(ctx, err);
 
327
        } else {
 
328
                mfc_debug(2, "No frame decode\n");
 
329
        }
 
330
        /* Mark source buffer as complete */
 
331
        if (dst_frame_status != S5P_FIMV_DEC_STATUS_DISPLAY_ONLY
 
332
                && !list_empty(&ctx->src_queue)) {
 
333
                src_buf = list_entry(ctx->src_queue.next, struct s5p_mfc_buf,
 
334
                                                                list);
 
335
                ctx->consumed_stream += s5p_mfc_get_consumed_stream();
 
336
                if (ctx->codec_mode != S5P_FIMV_CODEC_H264_DEC &&
 
337
                        s5p_mfc_get_frame_type() == S5P_FIMV_DECODE_FRAME_P_FRAME
 
338
                                        && ctx->consumed_stream + STUFF_BYTE <
 
339
                                        src_buf->b->v4l2_planes[0].bytesused) {
 
340
                        /* Run MFC again on the same buffer */
 
341
                        mfc_debug(2, "Running again the same buffer\n");
 
342
                        ctx->after_packed_pb = 1;
 
343
                } else {
 
344
                        index = src_buf->b->v4l2_buf.index;
 
345
                        mfc_debug(2, "MFC needs next buffer\n");
 
346
                        ctx->consumed_stream = 0;
 
347
                        list_del(&src_buf->list);
 
348
                        ctx->src_queue_cnt--;
 
349
                        if (s5p_mfc_err_dec(err) > 0)
 
350
                                vb2_buffer_done(src_buf->b, VB2_BUF_STATE_ERROR);
 
351
                        else
 
352
                                vb2_buffer_done(src_buf->b, VB2_BUF_STATE_DONE);
 
353
                }
 
354
        }
 
355
leave_handle_frame:
 
356
        spin_unlock_irqrestore(&dev->irqlock, flags);
 
357
        if ((ctx->src_queue_cnt == 0 && ctx->state != MFCINST_FINISHING)
 
358
                                    || ctx->dst_queue_cnt < ctx->dpb_count)
 
359
                clear_work_bit(ctx);
 
360
        s5p_mfc_clear_int_flags(dev);
 
361
        wake_up_ctx(ctx, reason, err);
 
362
        if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
363
                BUG();
 
364
        s5p_mfc_clock_off();
 
365
        s5p_mfc_try_run(dev);
 
366
}
 
367
 
 
368
/* Error handling for interrupt */
 
369
static void s5p_mfc_handle_error(struct s5p_mfc_ctx *ctx,
 
370
                                 unsigned int reason, unsigned int err)
 
371
{
 
372
        struct s5p_mfc_dev *dev;
 
373
        unsigned long flags;
 
374
 
 
375
        /* If no context is available then all necessary
 
376
         * processing has been done. */
 
377
        if (ctx == 0)
 
378
                return;
 
379
 
 
380
        dev = ctx->dev;
 
381
        mfc_err("Interrupt Error: %08x\n", err);
 
382
        s5p_mfc_clear_int_flags(dev);
 
383
        wake_up_dev(dev, reason, err);
 
384
 
 
385
        /* Error recovery is dependent on the state of context */
 
386
        switch (ctx->state) {
 
387
        case MFCINST_INIT:
 
388
                /* This error had to happen while acquireing instance */
 
389
        case MFCINST_GOT_INST:
 
390
                /* This error had to happen while parsing the header */
 
391
        case MFCINST_HEAD_PARSED:
 
392
                /* This error had to happen while setting dst buffers */
 
393
        case MFCINST_RETURN_INST:
 
394
                /* This error had to happen while releasing instance */
 
395
                clear_work_bit(ctx);
 
396
                wake_up_ctx(ctx, reason, err);
 
397
                if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
398
                        BUG();
 
399
                s5p_mfc_clock_off();
 
400
                ctx->state = MFCINST_ERROR;
 
401
                break;
 
402
        case MFCINST_FINISHING:
 
403
        case MFCINST_FINISHED:
 
404
        case MFCINST_RUNNING:
 
405
                /* It is higly probable that an error occured
 
406
                 * while decoding a frame */
 
407
                clear_work_bit(ctx);
 
408
                ctx->state = MFCINST_ERROR;
 
409
                /* Mark all dst buffers as having an error */
 
410
                spin_lock_irqsave(&dev->irqlock, flags);
 
411
                s5p_mfc_cleanup_queue(&ctx->dst_queue, &ctx->vq_dst);
 
412
                /* Mark all src buffers as having an error */
 
413
                s5p_mfc_cleanup_queue(&ctx->src_queue, &ctx->vq_src);
 
414
                spin_unlock_irqrestore(&dev->irqlock, flags);
 
415
                if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
416
                        BUG();
 
417
                s5p_mfc_clock_off();
 
418
                break;
 
419
        default:
 
420
                mfc_err("Encountered an error interrupt which had not been handled\n");
 
421
                break;
 
422
        }
 
423
        return;
 
424
}
 
425
 
 
426
/* Header parsing interrupt handling */
 
427
static void s5p_mfc_handle_seq_done(struct s5p_mfc_ctx *ctx,
 
428
                                 unsigned int reason, unsigned int err)
 
429
{
 
430
        struct s5p_mfc_dev *dev;
 
431
        unsigned int guard_width, guard_height;
 
432
 
 
433
        if (ctx == 0)
 
434
                return;
 
435
        dev = ctx->dev;
 
436
        if (ctx->c_ops->post_seq_start) {
 
437
                if (ctx->c_ops->post_seq_start(ctx))
 
438
                        mfc_err("post_seq_start() failed\n");
 
439
        } else {
 
440
                ctx->img_width = s5p_mfc_get_img_width();
 
441
                ctx->img_height = s5p_mfc_get_img_height();
 
442
 
 
443
                ctx->buf_width = ALIGN(ctx->img_width,
 
444
                                                S5P_FIMV_NV12MT_HALIGN);
 
445
                ctx->buf_height = ALIGN(ctx->img_height,
 
446
                                                S5P_FIMV_NV12MT_VALIGN);
 
447
                mfc_debug(2, "SEQ Done: Movie dimensions %dx%d, "
 
448
                        "buffer dimensions: %dx%d\n", ctx->img_width,
 
449
                                ctx->img_height, ctx->buf_width,
 
450
                                                ctx->buf_height);
 
451
                if (ctx->codec_mode == S5P_FIMV_CODEC_H264_DEC) {
 
452
                        ctx->luma_size = ALIGN(ctx->buf_width *
 
453
                                ctx->buf_height, S5P_FIMV_DEC_BUF_ALIGN);
 
454
                        ctx->chroma_size = ALIGN(ctx->buf_width *
 
455
                                         ALIGN((ctx->img_height >> 1),
 
456
                                               S5P_FIMV_NV12MT_VALIGN),
 
457
                                               S5P_FIMV_DEC_BUF_ALIGN);
 
458
                        ctx->mv_size = ALIGN(ctx->buf_width *
 
459
                                        ALIGN((ctx->buf_height >> 2),
 
460
                                        S5P_FIMV_NV12MT_VALIGN),
 
461
                                        S5P_FIMV_DEC_BUF_ALIGN);
 
462
                } else {
 
463
                        guard_width = ALIGN(ctx->img_width + 24,
 
464
                                        S5P_FIMV_NV12MT_HALIGN);
 
465
                        guard_height = ALIGN(ctx->img_height + 16,
 
466
                                                S5P_FIMV_NV12MT_VALIGN);
 
467
                        ctx->luma_size = ALIGN(guard_width *
 
468
                                guard_height, S5P_FIMV_DEC_BUF_ALIGN);
 
469
                        guard_width = ALIGN(ctx->img_width + 16,
 
470
                                                S5P_FIMV_NV12MT_HALIGN);
 
471
                        guard_height = ALIGN((ctx->img_height >> 1) + 4,
 
472
                                                S5P_FIMV_NV12MT_VALIGN);
 
473
                        ctx->chroma_size = ALIGN(guard_width *
 
474
                                guard_height, S5P_FIMV_DEC_BUF_ALIGN);
 
475
                        ctx->mv_size = 0;
 
476
                }
 
477
                ctx->dpb_count = s5p_mfc_get_dpb_count();
 
478
                if (ctx->img_width == 0 || ctx->img_width == 0)
 
479
                        ctx->state = MFCINST_ERROR;
 
480
                else
 
481
                        ctx->state = MFCINST_HEAD_PARSED;
 
482
        }
 
483
        s5p_mfc_clear_int_flags(dev);
 
484
        clear_work_bit(ctx);
 
485
        if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
486
                BUG();
 
487
        s5p_mfc_clock_off();
 
488
        s5p_mfc_try_run(dev);
 
489
        wake_up_ctx(ctx, reason, err);
 
490
}
 
491
 
 
492
/* Header parsing interrupt handling */
 
493
static void s5p_mfc_handle_init_buffers(struct s5p_mfc_ctx *ctx,
 
494
                                 unsigned int reason, unsigned int err)
 
495
{
 
496
        struct s5p_mfc_buf *src_buf;
 
497
        struct s5p_mfc_dev *dev;
 
498
        unsigned long flags;
 
499
 
 
500
        if (ctx == 0)
 
501
                return;
 
502
        dev = ctx->dev;
 
503
        s5p_mfc_clear_int_flags(dev);
 
504
        ctx->int_type = reason;
 
505
        ctx->int_err = err;
 
506
        ctx->int_cond = 1;
 
507
        spin_lock(&dev->condlock);
 
508
        clear_bit(ctx->num, &dev->ctx_work_bits);
 
509
        spin_unlock(&dev->condlock);
 
510
        if (err == 0) {
 
511
                ctx->state = MFCINST_RUNNING;
 
512
                if (!ctx->dpb_flush_flag) {
 
513
                        spin_lock_irqsave(&dev->irqlock, flags);
 
514
                        if (!list_empty(&ctx->src_queue)) {
 
515
                                src_buf = list_entry(ctx->src_queue.next,
 
516
                                             struct s5p_mfc_buf, list);
 
517
                                list_del(&src_buf->list);
 
518
                                ctx->src_queue_cnt--;
 
519
                                vb2_buffer_done(src_buf->b,
 
520
                                                VB2_BUF_STATE_DONE);
 
521
                        }
 
522
                        spin_unlock_irqrestore(&dev->irqlock, flags);
 
523
                } else {
 
524
                        ctx->dpb_flush_flag = 0;
 
525
                }
 
526
                if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
527
                        BUG();
 
528
 
 
529
                s5p_mfc_clock_off();
 
530
 
 
531
                wake_up(&ctx->queue);
 
532
                s5p_mfc_try_run(dev);
 
533
        } else {
 
534
                if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
535
                        BUG();
 
536
 
 
537
                s5p_mfc_clock_off();
 
538
 
 
539
                wake_up(&ctx->queue);
 
540
        }
 
541
}
 
542
 
 
543
/* Interrupt processing */
 
544
static irqreturn_t s5p_mfc_irq(int irq, void *priv)
 
545
{
 
546
        struct s5p_mfc_dev *dev = priv;
 
547
        struct s5p_mfc_ctx *ctx;
 
548
        unsigned int reason;
 
549
        unsigned int err;
 
550
 
 
551
        mfc_debug_enter();
 
552
        /* Reset the timeout watchdog */
 
553
        atomic_set(&dev->watchdog_cnt, 0);
 
554
        ctx = dev->ctx[dev->curr_ctx];
 
555
        /* Get the reason of interrupt and the error code */
 
556
        reason = s5p_mfc_get_int_reason();
 
557
        err = s5p_mfc_get_int_err();
 
558
        mfc_debug(1, "Int reason: %d (err: %08x)\n", reason, err);
 
559
        switch (reason) {
 
560
        case S5P_FIMV_R2H_CMD_ERR_RET:
 
561
                /* An error has occured */
 
562
                if (ctx->state == MFCINST_RUNNING &&
 
563
                        s5p_mfc_err_dec(err) >= S5P_FIMV_ERR_WARNINGS_START)
 
564
                        s5p_mfc_handle_frame(ctx, reason, err);
 
565
                else
 
566
                        s5p_mfc_handle_error(ctx, reason, err);
 
567
                clear_bit(0, &dev->enter_suspend);
 
568
                break;
 
569
 
 
570
        case S5P_FIMV_R2H_CMD_SLICE_DONE_RET:
 
571
        case S5P_FIMV_R2H_CMD_FRAME_DONE_RET:
 
572
                if (ctx->c_ops->post_frame_start) {
 
573
                        if (ctx->c_ops->post_frame_start(ctx))
 
574
                                mfc_err("post_frame_start() failed\n");
 
575
                        s5p_mfc_clear_int_flags(dev);
 
576
                        wake_up_ctx(ctx, reason, err);
 
577
                        if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
578
                                BUG();
 
579
                        s5p_mfc_clock_off();
 
580
                        s5p_mfc_try_run(dev);
 
581
                } else {
 
582
                        s5p_mfc_handle_frame(ctx, reason, err);
 
583
                }
 
584
                break;
 
585
 
 
586
        case S5P_FIMV_R2H_CMD_SEQ_DONE_RET:
 
587
                s5p_mfc_handle_seq_done(ctx, reason, err);
 
588
                break;
 
589
 
 
590
        case S5P_FIMV_R2H_CMD_OPEN_INSTANCE_RET:
 
591
                ctx->inst_no = s5p_mfc_get_inst_no();
 
592
                ctx->state = MFCINST_GOT_INST;
 
593
                clear_work_bit(ctx);
 
594
                wake_up(&ctx->queue);
 
595
                goto irq_cleanup_hw;
 
596
 
 
597
        case S5P_FIMV_R2H_CMD_CLOSE_INSTANCE_RET:
 
598
                clear_work_bit(ctx);
 
599
                ctx->state = MFCINST_FREE;
 
600
                wake_up(&ctx->queue);
 
601
                goto irq_cleanup_hw;
 
602
 
 
603
        case S5P_FIMV_R2H_CMD_SYS_INIT_RET:
 
604
        case S5P_FIMV_R2H_CMD_FW_STATUS_RET:
 
605
        case S5P_FIMV_R2H_CMD_SLEEP_RET:
 
606
        case S5P_FIMV_R2H_CMD_WAKEUP_RET:
 
607
                if (ctx)
 
608
                        clear_work_bit(ctx);
 
609
                s5p_mfc_clear_int_flags(dev);
 
610
                wake_up_dev(dev, reason, err);
 
611
                clear_bit(0, &dev->hw_lock);
 
612
                clear_bit(0, &dev->enter_suspend);
 
613
                break;
 
614
 
 
615
        case S5P_FIMV_R2H_CMD_INIT_BUFFERS_RET:
 
616
                s5p_mfc_handle_init_buffers(ctx, reason, err);
 
617
                break;
 
618
        default:
 
619
                mfc_debug(2, "Unknown int reason\n");
 
620
                s5p_mfc_clear_int_flags(dev);
 
621
        }
 
622
        mfc_debug_leave();
 
623
        return IRQ_HANDLED;
 
624
irq_cleanup_hw:
 
625
        s5p_mfc_clear_int_flags(dev);
 
626
        ctx->int_type = reason;
 
627
        ctx->int_err = err;
 
628
        ctx->int_cond = 1;
 
629
        if (test_and_clear_bit(0, &dev->hw_lock) == 0)
 
630
                mfc_err("Failed to unlock hw\n");
 
631
 
 
632
        s5p_mfc_clock_off();
 
633
 
 
634
        s5p_mfc_try_run(dev);
 
635
        mfc_debug(2, "Exit via irq_cleanup_hw\n");
 
636
        return IRQ_HANDLED;
 
637
}
 
638
 
 
639
/* Open an MFC node */
 
640
static int s5p_mfc_open(struct file *file)
 
641
{
 
642
        struct s5p_mfc_dev *dev = video_drvdata(file);
 
643
        struct s5p_mfc_ctx *ctx = NULL;
 
644
        struct vb2_queue *q;
 
645
        unsigned long flags;
 
646
        int ret = 0;
 
647
 
 
648
        mfc_debug_enter();
 
649
        dev->num_inst++;        /* It is guarded by mfc_mutex in vfd */
 
650
        /* Allocate memory for context */
 
651
        ctx = kzalloc(sizeof *ctx, GFP_KERNEL);
 
652
        if (!ctx) {
 
653
                mfc_err("Not enough memory\n");
 
654
                ret = -ENOMEM;
 
655
                goto err_alloc;
 
656
        }
 
657
        v4l2_fh_init(&ctx->fh, video_devdata(file));
 
658
        file->private_data = &ctx->fh;
 
659
        v4l2_fh_add(&ctx->fh);
 
660
        ctx->dev = dev;
 
661
        INIT_LIST_HEAD(&ctx->src_queue);
 
662
        INIT_LIST_HEAD(&ctx->dst_queue);
 
663
        ctx->src_queue_cnt = 0;
 
664
        ctx->dst_queue_cnt = 0;
 
665
        /* Get context number */
 
666
        ctx->num = 0;
 
667
        while (dev->ctx[ctx->num]) {
 
668
                ctx->num++;
 
669
                if (ctx->num >= MFC_NUM_CONTEXTS) {
 
670
                        mfc_err("Too many open contexts\n");
 
671
                        ret = -EBUSY;
 
672
                        goto err_no_ctx;
 
673
                }
 
674
        }
 
675
        /* Mark context as idle */
 
676
        spin_lock_irqsave(&dev->condlock, flags);
 
677
        clear_bit(ctx->num, &dev->ctx_work_bits);
 
678
        spin_unlock_irqrestore(&dev->condlock, flags);
 
679
        dev->ctx[ctx->num] = ctx;
 
680
        if (s5p_mfc_get_node_type(file) == MFCNODE_DECODER) {
 
681
                ctx->type = MFCINST_DECODER;
 
682
                ctx->c_ops = get_dec_codec_ops();
 
683
                /* Setup ctrl handler */
 
684
                ret = s5p_mfc_dec_ctrls_setup(ctx);
 
685
                if (ret) {
 
686
                        mfc_err("Failed to setup mfc controls\n");
 
687
                        goto err_ctrls_setup;
 
688
                }
 
689
        } else if (s5p_mfc_get_node_type(file) == MFCNODE_ENCODER) {
 
690
                ctx->type = MFCINST_ENCODER;
 
691
                ctx->c_ops = get_enc_codec_ops();
 
692
                /* only for encoder */
 
693
                INIT_LIST_HEAD(&ctx->ref_queue);
 
694
                ctx->ref_queue_cnt = 0;
 
695
                /* Setup ctrl handler */
 
696
                ret = s5p_mfc_enc_ctrls_setup(ctx);
 
697
                if (ret) {
 
698
                        mfc_err("Failed to setup mfc controls\n");
 
699
                        goto err_ctrls_setup;
 
700
                }
 
701
        } else {
 
702
                ret = -ENOENT;
 
703
                goto err_bad_node;
 
704
        }
 
705
        ctx->fh.ctrl_handler = &ctx->ctrl_handler;
 
706
        ctx->inst_no = -1;
 
707
        /* Load firmware if this is the first instance */
 
708
        if (dev->num_inst == 1) {
 
709
                dev->watchdog_timer.expires = jiffies +
 
710
                                        msecs_to_jiffies(MFC_WATCHDOG_INTERVAL);
 
711
                add_timer(&dev->watchdog_timer);
 
712
                ret = s5p_mfc_power_on();
 
713
                if (ret < 0) {
 
714
                        mfc_err("power on failed\n");
 
715
                        goto err_pwr_enable;
 
716
                }
 
717
                s5p_mfc_clock_on();
 
718
                ret = s5p_mfc_alloc_and_load_firmware(dev);
 
719
                if (ret)
 
720
                        goto err_alloc_fw;
 
721
                /* Init the FW */
 
722
                ret = s5p_mfc_init_hw(dev);
 
723
                if (ret)
 
724
                        goto err_init_hw;
 
725
                s5p_mfc_clock_off();
 
726
        }
 
727
        /* Init videobuf2 queue for CAPTURE */
 
728
        q = &ctx->vq_dst;
 
729
        q->type = V4L2_BUF_TYPE_VIDEO_CAPTURE_MPLANE;
 
730
        q->drv_priv = &ctx->fh;
 
731
        if (s5p_mfc_get_node_type(file) == MFCNODE_DECODER) {
 
732
                q->io_modes = VB2_MMAP;
 
733
                q->ops = get_dec_queue_ops();
 
734
        } else if (s5p_mfc_get_node_type(file) == MFCNODE_ENCODER) {
 
735
                q->io_modes = VB2_MMAP | VB2_USERPTR;
 
736
                q->ops = get_enc_queue_ops();
 
737
        } else {
 
738
                ret = -ENOENT;
 
739
                goto err_queue_init;
 
740
        }
 
741
        q->mem_ops = (struct vb2_mem_ops *)&vb2_dma_contig_memops;
 
742
        ret = vb2_queue_init(q);
 
743
        if (ret) {
 
744
                mfc_err("Failed to initialize videobuf2 queue(capture)\n");
 
745
                goto err_queue_init;
 
746
        }
 
747
        /* Init videobuf2 queue for OUTPUT */
 
748
        q = &ctx->vq_src;
 
749
        q->type = V4L2_BUF_TYPE_VIDEO_OUTPUT_MPLANE;
 
750
        q->io_modes = VB2_MMAP;
 
751
        q->drv_priv = &ctx->fh;
 
752
        if (s5p_mfc_get_node_type(file) == MFCNODE_DECODER) {
 
753
                q->io_modes = VB2_MMAP;
 
754
                q->ops = get_dec_queue_ops();
 
755
        } else if (s5p_mfc_get_node_type(file) == MFCNODE_ENCODER) {
 
756
                q->io_modes = VB2_MMAP | VB2_USERPTR;
 
757
                q->ops = get_enc_queue_ops();
 
758
        } else {
 
759
                ret = -ENOENT;
 
760
                goto err_queue_init;
 
761
        }
 
762
        q->mem_ops = (struct vb2_mem_ops *)&vb2_dma_contig_memops;
 
763
        ret = vb2_queue_init(q);
 
764
        if (ret) {
 
765
                mfc_err("Failed to initialize videobuf2 queue(output)\n");
 
766
                goto err_queue_init;
 
767
        }
 
768
        init_waitqueue_head(&ctx->queue);
 
769
        mfc_debug_leave();
 
770
        return ret;
 
771
        /* Deinit when failure occured */
 
772
err_queue_init:
 
773
err_init_hw:
 
774
        s5p_mfc_release_firmware(dev);
 
775
err_alloc_fw:
 
776
        dev->ctx[ctx->num] = 0;
 
777
        del_timer_sync(&dev->watchdog_timer);
 
778
        s5p_mfc_clock_off();
 
779
err_pwr_enable:
 
780
        if (dev->num_inst == 1) {
 
781
                if (s5p_mfc_power_off() < 0)
 
782
                        mfc_err("power off failed\n");
 
783
                s5p_mfc_release_firmware(dev);
 
784
        }
 
785
err_ctrls_setup:
 
786
        s5p_mfc_dec_ctrls_delete(ctx);
 
787
err_bad_node:
 
788
err_no_ctx:
 
789
        v4l2_fh_del(&ctx->fh);
 
790
        v4l2_fh_exit(&ctx->fh);
 
791
        kfree(ctx);
 
792
err_alloc:
 
793
        dev->num_inst--;
 
794
        mfc_debug_leave();
 
795
        return ret;
 
796
}
 
797
 
 
798
/* Release MFC context */
 
799
static int s5p_mfc_release(struct file *file)
 
800
{
 
801
        struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
 
802
        struct s5p_mfc_dev *dev = ctx->dev;
 
803
        unsigned long flags;
 
804
 
 
805
        mfc_debug_enter();
 
806
        s5p_mfc_clock_on();
 
807
        vb2_queue_release(&ctx->vq_src);
 
808
        vb2_queue_release(&ctx->vq_dst);
 
809
        /* Mark context as idle */
 
810
        spin_lock_irqsave(&dev->condlock, flags);
 
811
        clear_bit(ctx->num, &dev->ctx_work_bits);
 
812
        spin_unlock_irqrestore(&dev->condlock, flags);
 
813
        /* If instance was initialised then
 
814
         * return instance and free reosurces */
 
815
        if (ctx->inst_no != MFC_NO_INSTANCE_SET) {
 
816
                mfc_debug(2, "Has to free instance\n");
 
817
                ctx->state = MFCINST_RETURN_INST;
 
818
                spin_lock_irqsave(&dev->condlock, flags);
 
819
                set_bit(ctx->num, &dev->ctx_work_bits);
 
820
                spin_unlock_irqrestore(&dev->condlock, flags);
 
821
                s5p_mfc_clean_ctx_int_flags(ctx);
 
822
                s5p_mfc_try_run(dev);
 
823
                /* Wait until instance is returned or timeout occured */
 
824
                if (s5p_mfc_wait_for_done_ctx
 
825
                    (ctx, S5P_FIMV_R2H_CMD_CLOSE_INSTANCE_RET, 0)) {
 
826
                        s5p_mfc_clock_off();
 
827
                        mfc_err("Err returning instance\n");
 
828
                }
 
829
                mfc_debug(2, "After free instance\n");
 
830
                /* Free resources */
 
831
                s5p_mfc_release_codec_buffers(ctx);
 
832
                s5p_mfc_release_instance_buffer(ctx);
 
833
                if (ctx->type == MFCINST_DECODER)
 
834
                        s5p_mfc_release_dec_desc_buffer(ctx);
 
835
 
 
836
                ctx->inst_no = MFC_NO_INSTANCE_SET;
 
837
        }
 
838
        /* hardware locking scheme */
 
839
        if (dev->curr_ctx == ctx->num)
 
840
                clear_bit(0, &dev->hw_lock);
 
841
        dev->num_inst--;
 
842
        if (dev->num_inst == 0) {
 
843
                mfc_debug(2, "Last instance - release firmware\n");
 
844
                /* reset <-> F/W release */
 
845
                s5p_mfc_reset(dev);
 
846
                s5p_mfc_release_firmware(dev);
 
847
                del_timer_sync(&dev->watchdog_timer);
 
848
                if (s5p_mfc_power_off() < 0)
 
849
                        mfc_err("Power off failed\n");
 
850
        }
 
851
        mfc_debug(2, "Shutting down clock\n");
 
852
        s5p_mfc_clock_off();
 
853
        dev->ctx[ctx->num] = 0;
 
854
        s5p_mfc_dec_ctrls_delete(ctx);
 
855
        v4l2_fh_del(&ctx->fh);
 
856
        v4l2_fh_exit(&ctx->fh);
 
857
        kfree(ctx);
 
858
        mfc_debug_leave();
 
859
        return 0;
 
860
}
 
861
 
 
862
/* Poll */
 
863
static unsigned int s5p_mfc_poll(struct file *file,
 
864
                                 struct poll_table_struct *wait)
 
865
{
 
866
        struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
 
867
        struct s5p_mfc_dev *dev = ctx->dev;
 
868
        struct vb2_queue *src_q, *dst_q;
 
869
        struct vb2_buffer *src_vb = NULL, *dst_vb = NULL;
 
870
        unsigned int rc = 0;
 
871
        unsigned long flags;
 
872
 
 
873
        src_q = &ctx->vq_src;
 
874
        dst_q = &ctx->vq_dst;
 
875
        /*
 
876
         * There has to be at least one buffer queued on each queued_list, which
 
877
         * means either in driver already or waiting for driver to claim it
 
878
         * and start processing.
 
879
         */
 
880
        if ((!src_q->streaming || list_empty(&src_q->queued_list))
 
881
                && (!dst_q->streaming || list_empty(&dst_q->queued_list))) {
 
882
                rc = POLLERR;
 
883
                goto end;
 
884
        }
 
885
        mutex_unlock(&dev->mfc_mutex);
 
886
        poll_wait(file, &src_q->done_wq, wait);
 
887
        poll_wait(file, &dst_q->done_wq, wait);
 
888
        mutex_lock(&dev->mfc_mutex);
 
889
        spin_lock_irqsave(&src_q->done_lock, flags);
 
890
        if (!list_empty(&src_q->done_list))
 
891
                src_vb = list_first_entry(&src_q->done_list, struct vb2_buffer,
 
892
                                                                done_entry);
 
893
        if (src_vb && (src_vb->state == VB2_BUF_STATE_DONE
 
894
                                || src_vb->state == VB2_BUF_STATE_ERROR))
 
895
                rc |= POLLOUT | POLLWRNORM;
 
896
        spin_unlock_irqrestore(&src_q->done_lock, flags);
 
897
        spin_lock_irqsave(&dst_q->done_lock, flags);
 
898
        if (!list_empty(&dst_q->done_list))
 
899
                dst_vb = list_first_entry(&dst_q->done_list, struct vb2_buffer,
 
900
                                                                done_entry);
 
901
        if (dst_vb && (dst_vb->state == VB2_BUF_STATE_DONE
 
902
                                || dst_vb->state == VB2_BUF_STATE_ERROR))
 
903
                rc |= POLLIN | POLLRDNORM;
 
904
        spin_unlock_irqrestore(&dst_q->done_lock, flags);
 
905
end:
 
906
        return rc;
 
907
}
 
908
 
 
909
/* Mmap */
 
910
static int s5p_mfc_mmap(struct file *file, struct vm_area_struct *vma)
 
911
{
 
912
        struct s5p_mfc_ctx *ctx = fh_to_ctx(file->private_data);
 
913
        unsigned long offset = vma->vm_pgoff << PAGE_SHIFT;
 
914
        int ret;
 
915
        if (offset < DST_QUEUE_OFF_BASE) {
 
916
                mfc_debug(2, "mmaping source\n");
 
917
                ret = vb2_mmap(&ctx->vq_src, vma);
 
918
        } else {                /* capture */
 
919
                mfc_debug(2, "mmaping destination\n");
 
920
                vma->vm_pgoff -= (DST_QUEUE_OFF_BASE >> PAGE_SHIFT);
 
921
                ret = vb2_mmap(&ctx->vq_dst, vma);
 
922
        }
 
923
        return ret;
 
924
}
 
925
 
 
926
/* v4l2 ops */
 
927
static const struct v4l2_file_operations s5p_mfc_fops = {
 
928
        .owner = THIS_MODULE,
 
929
        .open = s5p_mfc_open,
 
930
        .release = s5p_mfc_release,
 
931
        .poll = s5p_mfc_poll,
 
932
        .unlocked_ioctl = video_ioctl2,
 
933
        .mmap = s5p_mfc_mmap,
 
934
};
 
935
 
 
936
static int match_child(struct device *dev, void *data)
 
937
{
 
938
        if (!dev_name(dev))
 
939
                return 0;
 
940
        return !strcmp(dev_name(dev), (char *)data);
 
941
}
 
942
 
 
943
/* MFC probe function */
 
944
static int s5p_mfc_probe(struct platform_device *pdev)
 
945
{
 
946
        struct s5p_mfc_dev *dev;
 
947
        struct video_device *vfd;
 
948
        struct resource *res;
 
949
        int ret;
 
950
 
 
951
        pr_debug("%s++\n", __func__);
 
952
        dev = kzalloc(sizeof *dev, GFP_KERNEL);
 
953
        if (!dev) {
 
954
                dev_err(&pdev->dev, "Not enough memory for MFC device\n");
 
955
                return -ENOMEM;
 
956
        }
 
957
 
 
958
        spin_lock_init(&dev->irqlock);
 
959
        spin_lock_init(&dev->condlock);
 
960
        dev->plat_dev = pdev;
 
961
        if (!dev->plat_dev) {
 
962
                dev_err(&pdev->dev, "No platform data specified\n");
 
963
                ret = -ENODEV;
 
964
                goto err_dev;
 
965
        }
 
966
 
 
967
        ret = s5p_mfc_init_pm(dev);
 
968
        if (ret < 0) {
 
969
                dev_err(&pdev->dev, "failed to get mfc clock source\n");
 
970
                goto err_clk;
 
971
        }
 
972
 
 
973
        res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 
974
        if (res == NULL) {
 
975
                dev_err(&pdev->dev, "failed to get memory region resource\n");
 
976
                ret = -ENOENT;
 
977
                goto err_res;
 
978
        }
 
979
 
 
980
        dev->mfc_mem = request_mem_region(res->start, resource_size(res),
 
981
                                          pdev->name);
 
982
        if (dev->mfc_mem == NULL) {
 
983
                dev_err(&pdev->dev, "failed to get memory region\n");
 
984
                ret = -ENOENT;
 
985
                goto err_mem_reg;
 
986
        }
 
987
        dev->regs_base = ioremap(dev->mfc_mem->start, resource_size(dev->mfc_mem));
 
988
        if (dev->regs_base == NULL) {
 
989
                dev_err(&pdev->dev, "failed to ioremap address region\n");
 
990
                ret = -ENOENT;
 
991
                goto err_ioremap;
 
992
        }
 
993
 
 
994
        res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
 
995
        if (res == NULL) {
 
996
                dev_err(&pdev->dev, "failed to get irq resource\n");
 
997
                ret = -ENOENT;
 
998
                goto err_get_res;
 
999
        }
 
1000
        dev->irq = res->start;
 
1001
        ret = request_irq(dev->irq, s5p_mfc_irq, IRQF_DISABLED, pdev->name,
 
1002
                                                                        dev);
 
1003
        if (ret) {
 
1004
                dev_err(&pdev->dev, "Failed to install irq (%d)\n", ret);
 
1005
                goto err_req_irq;
 
1006
        }
 
1007
 
 
1008
        dev->mem_dev_l = device_find_child(&dev->plat_dev->dev, "s5p-mfc-l",
 
1009
                                           match_child);
 
1010
        if (!dev->mem_dev_l) {
 
1011
                mfc_err("Mem child (L) device get failed\n");
 
1012
                ret = -ENODEV;
 
1013
                goto err_find_child;
 
1014
        }
 
1015
        dev->mem_dev_r = device_find_child(&dev->plat_dev->dev, "s5p-mfc-r",
 
1016
                                           match_child);
 
1017
        if (!dev->mem_dev_r) {
 
1018
                mfc_err("Mem child (R) device get failed\n");
 
1019
                ret = -ENODEV;
 
1020
                goto err_find_child;
 
1021
        }
 
1022
 
 
1023
        dev->alloc_ctx[0] = vb2_dma_contig_init_ctx(dev->mem_dev_l);
 
1024
        if (IS_ERR_OR_NULL(dev->alloc_ctx[0])) {
 
1025
                ret = PTR_ERR(dev->alloc_ctx[0]);
 
1026
                goto err_mem_init_ctx_0;
 
1027
        }
 
1028
        dev->alloc_ctx[1] = vb2_dma_contig_init_ctx(dev->mem_dev_r);
 
1029
        if (IS_ERR_OR_NULL(dev->alloc_ctx[1])) {
 
1030
                ret = PTR_ERR(dev->alloc_ctx[1]);
 
1031
                goto err_mem_init_ctx_1;
 
1032
        }
 
1033
 
 
1034
        mutex_init(&dev->mfc_mutex);
 
1035
 
 
1036
        ret = v4l2_device_register(&pdev->dev, &dev->v4l2_dev);
 
1037
        if (ret)
 
1038
                goto err_v4l2_dev_reg;
 
1039
        init_waitqueue_head(&dev->queue);
 
1040
 
 
1041
        /* decoder */
 
1042
        vfd = video_device_alloc();
 
1043
        if (!vfd) {
 
1044
                v4l2_err(&dev->v4l2_dev, "Failed to allocate video device\n");
 
1045
                ret = -ENOMEM;
 
1046
                goto err_dec_alloc;
 
1047
        }
 
1048
        vfd->fops       = &s5p_mfc_fops,
 
1049
        vfd->ioctl_ops  = get_dec_v4l2_ioctl_ops();
 
1050
        vfd->release    = video_device_release,
 
1051
        vfd->lock       = &dev->mfc_mutex;
 
1052
        vfd->v4l2_dev   = &dev->v4l2_dev;
 
1053
        snprintf(vfd->name, sizeof(vfd->name), "%s", S5P_MFC_DEC_NAME);
 
1054
        dev->vfd_dec    = vfd;
 
1055
        ret = video_register_device(vfd, VFL_TYPE_GRABBER, 0);
 
1056
        if (ret) {
 
1057
                v4l2_err(&dev->v4l2_dev, "Failed to register video device\n");
 
1058
                video_device_release(vfd);
 
1059
                goto err_dec_reg;
 
1060
        }
 
1061
        v4l2_info(&dev->v4l2_dev,
 
1062
                  "decoder registered as /dev/video%d\n", vfd->num);
 
1063
        video_set_drvdata(vfd, dev);
 
1064
 
 
1065
        /* encoder */
 
1066
        vfd = video_device_alloc();
 
1067
        if (!vfd) {
 
1068
                v4l2_err(&dev->v4l2_dev, "Failed to allocate video device\n");
 
1069
                ret = -ENOMEM;
 
1070
                goto err_enc_alloc;
 
1071
        }
 
1072
        vfd->fops       = &s5p_mfc_fops,
 
1073
        vfd->ioctl_ops  = get_enc_v4l2_ioctl_ops();
 
1074
        vfd->release    = video_device_release,
 
1075
        vfd->lock       = &dev->mfc_mutex;
 
1076
        vfd->v4l2_dev   = &dev->v4l2_dev;
 
1077
        snprintf(vfd->name, sizeof(vfd->name), "%s", S5P_MFC_ENC_NAME);
 
1078
        dev->vfd_enc    = vfd;
 
1079
        ret = video_register_device(vfd, VFL_TYPE_GRABBER, 0);
 
1080
        if (ret) {
 
1081
                v4l2_err(&dev->v4l2_dev, "Failed to register video device\n");
 
1082
                video_device_release(vfd);
 
1083
                goto err_enc_reg;
 
1084
        }
 
1085
        v4l2_info(&dev->v4l2_dev,
 
1086
                  "encoder registered as /dev/video%d\n", vfd->num);
 
1087
        video_set_drvdata(vfd, dev);
 
1088
        platform_set_drvdata(pdev, dev);
 
1089
 
 
1090
        dev->hw_lock = 0;
 
1091
        dev->watchdog_workqueue = create_singlethread_workqueue(S5P_MFC_NAME);
 
1092
        INIT_WORK(&dev->watchdog_work, s5p_mfc_watchdog_worker);
 
1093
        atomic_set(&dev->watchdog_cnt, 0);
 
1094
        init_timer(&dev->watchdog_timer);
 
1095
        dev->watchdog_timer.data = (unsigned long)dev;
 
1096
        dev->watchdog_timer.function = s5p_mfc_watchdog;
 
1097
 
 
1098
        pr_debug("%s--\n", __func__);
 
1099
        return 0;
 
1100
 
 
1101
/* Deinit MFC if probe had failed */
 
1102
err_enc_reg:
 
1103
        video_device_release(dev->vfd_enc);
 
1104
err_enc_alloc:
 
1105
        video_unregister_device(dev->vfd_dec);
 
1106
err_dec_reg:
 
1107
        video_device_release(dev->vfd_dec);
 
1108
err_dec_alloc:
 
1109
        v4l2_device_unregister(&dev->v4l2_dev);
 
1110
err_v4l2_dev_reg:
 
1111
        vb2_dma_contig_cleanup_ctx(dev->alloc_ctx[1]);
 
1112
err_mem_init_ctx_1:
 
1113
        vb2_dma_contig_cleanup_ctx(dev->alloc_ctx[0]);
 
1114
err_mem_init_ctx_0:
 
1115
err_find_child:
 
1116
        free_irq(dev->irq, dev);
 
1117
err_req_irq:
 
1118
err_get_res:
 
1119
        iounmap(dev->regs_base);
 
1120
        dev->regs_base = NULL;
 
1121
err_ioremap:
 
1122
        release_resource(dev->mfc_mem);
 
1123
        kfree(dev->mfc_mem);
 
1124
err_mem_reg:
 
1125
err_res:
 
1126
        s5p_mfc_final_pm(dev);
 
1127
err_clk:
 
1128
err_dev:
 
1129
        kfree(dev);
 
1130
        pr_debug("%s-- with error\n", __func__);
 
1131
        return ret;
 
1132
 
 
1133
}
 
1134
 
 
1135
/* Remove the driver */
 
1136
static int __devexit s5p_mfc_remove(struct platform_device *pdev)
 
1137
{
 
1138
        struct s5p_mfc_dev *dev = platform_get_drvdata(pdev);
 
1139
 
 
1140
        v4l2_info(&dev->v4l2_dev, "Removing %s\n", pdev->name);
 
1141
 
 
1142
        del_timer_sync(&dev->watchdog_timer);
 
1143
        flush_workqueue(dev->watchdog_workqueue);
 
1144
        destroy_workqueue(dev->watchdog_workqueue);
 
1145
 
 
1146
        video_unregister_device(dev->vfd_enc);
 
1147
        video_unregister_device(dev->vfd_dec);
 
1148
        v4l2_device_unregister(&dev->v4l2_dev);
 
1149
        vb2_dma_contig_cleanup_ctx(dev->alloc_ctx[0]);
 
1150
        vb2_dma_contig_cleanup_ctx(dev->alloc_ctx[1]);
 
1151
 
 
1152
        free_irq(dev->irq, dev);
 
1153
        iounmap(dev->regs_base);
 
1154
        if (dev->mfc_mem) {
 
1155
                release_resource(dev->mfc_mem);
 
1156
                kfree(dev->mfc_mem);
 
1157
                dev->mfc_mem = NULL;
 
1158
        }
 
1159
        s5p_mfc_final_pm(dev);
 
1160
        kfree(dev);
 
1161
        return 0;
 
1162
}
 
1163
 
 
1164
#ifdef CONFIG_PM_SLEEP
 
1165
 
 
1166
static int s5p_mfc_suspend(struct device *dev)
 
1167
{
 
1168
        struct platform_device *pdev = to_platform_device(dev);
 
1169
        struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
 
1170
        int ret;
 
1171
 
 
1172
        if (m_dev->num_inst == 0)
 
1173
                return 0;
 
1174
        return s5p_mfc_sleep(m_dev);
 
1175
        if (test_and_set_bit(0, &m_dev->enter_suspend) != 0) {
 
1176
                mfc_err("Error: going to suspend for a second time\n");
 
1177
                return -EIO;
 
1178
        }
 
1179
 
 
1180
        /* Check if we're processing then wait if it necessary. */
 
1181
        while (test_and_set_bit(0, &m_dev->hw_lock) != 0) {
 
1182
                /* Try and lock the HW */
 
1183
                /* Wait on the interrupt waitqueue */
 
1184
                ret = wait_event_interruptible_timeout(m_dev->queue,
 
1185
                        m_dev->int_cond || m_dev->ctx[m_dev->curr_ctx]->int_cond,
 
1186
                        msecs_to_jiffies(MFC_INT_TIMEOUT));
 
1187
 
 
1188
                if (ret == 0) {
 
1189
                        mfc_err("Waiting for hardware to finish timed out\n");
 
1190
                        return -EIO;
 
1191
                }
 
1192
        }
 
1193
        return 0;
 
1194
}
 
1195
 
 
1196
static int s5p_mfc_resume(struct device *dev)
 
1197
{
 
1198
        struct platform_device *pdev = to_platform_device(dev);
 
1199
        struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
 
1200
 
 
1201
        if (m_dev->num_inst == 0)
 
1202
                return 0;
 
1203
        return s5p_mfc_wakeup(m_dev);
 
1204
}
 
1205
#endif
 
1206
 
 
1207
#ifdef CONFIG_PM_RUNTIME
 
1208
static int s5p_mfc_runtime_suspend(struct device *dev)
 
1209
{
 
1210
        struct platform_device *pdev = to_platform_device(dev);
 
1211
        struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
 
1212
 
 
1213
        atomic_set(&m_dev->pm.power, 0);
 
1214
        return 0;
 
1215
}
 
1216
 
 
1217
static int s5p_mfc_runtime_resume(struct device *dev)
 
1218
{
 
1219
        struct platform_device *pdev = to_platform_device(dev);
 
1220
        struct s5p_mfc_dev *m_dev = platform_get_drvdata(pdev);
 
1221
        int pre_power;
 
1222
 
 
1223
        if (!m_dev->alloc_ctx)
 
1224
                return 0;
 
1225
        pre_power = atomic_read(&m_dev->pm.power);
 
1226
        atomic_set(&m_dev->pm.power, 1);
 
1227
        return 0;
 
1228
}
 
1229
#endif
 
1230
 
 
1231
/* Power management */
 
1232
static const struct dev_pm_ops s5p_mfc_pm_ops = {
 
1233
        SET_SYSTEM_SLEEP_PM_OPS(s5p_mfc_suspend, s5p_mfc_resume)
 
1234
        SET_RUNTIME_PM_OPS(s5p_mfc_runtime_suspend, s5p_mfc_runtime_resume,
 
1235
                           NULL)
 
1236
};
 
1237
 
 
1238
static struct platform_driver s5p_mfc_driver = {
 
1239
        .probe  = s5p_mfc_probe,
 
1240
        .remove = __devexit_p(s5p_mfc_remove),
 
1241
        .driver = {
 
1242
                .name   = S5P_MFC_NAME,
 
1243
                .owner  = THIS_MODULE,
 
1244
                .pm     = &s5p_mfc_pm_ops
 
1245
        },
 
1246
};
 
1247
 
 
1248
static char banner[] __initdata =
 
1249
                        "S5P MFC V4L2 Driver, (C) 2011 Samsung Electronics\n";
 
1250
 
 
1251
static int __init s5p_mfc_init(void)
 
1252
{
 
1253
        int ret;
 
1254
 
 
1255
        pr_info("%s", banner);
 
1256
        ret = platform_driver_register(&s5p_mfc_driver);
 
1257
        if (ret)
 
1258
                pr_err("Platform device registration failed.\n");
 
1259
        return ret;
 
1260
}
 
1261
 
 
1262
static void __exit s5p_mfc_exit(void)
 
1263
{
 
1264
        platform_driver_unregister(&s5p_mfc_driver);
 
1265
}
 
1266
 
 
1267
module_init(s5p_mfc_init);
 
1268
module_exit(s5p_mfc_exit);
 
1269
 
 
1270
MODULE_LICENSE("GPL");
 
1271
MODULE_AUTHOR("Kamil Debski <k.debski@samsung.com>");
 
1272
MODULE_DESCRIPTION("Samsung S5P Multi Format Codec V4L2 driver");
 
1273