← Back to branch summary

~ubuntu-branches/ubuntu/trusty/linux-armadaxp/trusty

« back to all changes in this revision

Viewing changes to arch/x86/oprofile/nmi_int.c

  • Committer: Package Import Robot
  • Author(s): Michael Casadevall, Bryan Wu, Dann Frazier, Michael Casadeall
  • Date: 2012-03-10 15:00:54 UTC
  • mfrom: (1.1.1)
  • Revision ID: package-import@ubuntu.com-20120310150054-flugb39zon8vvgwe
Tags: 3.2.0-1600.1
[ Bryan Wu ]
* UBUNTU: import debian/debian.env and debian.armadaxp

[ Dann Frazier ]
* ARM: Armada XP: remove trailing '/' in dirnames in mvRules.mk

[ Michael Casadeall ]
* tools: add some tools for Marvell Armada XP processor
* kernel: timer tick hacking from Marvell
* kernel: Sheeva Errata: add delay on Sheeva when powering down
* net: add Marvell NFP netfilter
* net: socket and skb modifications made by Marvell
* miscdevice: add minor IDs for some Marvell Armada drivers
* fs: introduce memory pool for splice()
* video: EDID detection updates from Marvell Armada XP patchset
* video: backlight: add Marvell Dove LCD backlight driver
* video: display: add THS8200 display driver
* video: framebuffer: add Marvell Dove and Armada XP processor onchip LCD controller driver
* usbtest: add Interrupt transfer testing by Marvell Armada XP code
* usb: ehci: add support for Marvell EHCI controler
* tty/serial: 8250: add support for Marvell Armada XP processor and DeviceTree work
* rtc: add support for Marvell Armada XP onchip RTC controller
* net: pppoe: add Marvell ethernet NFP hook in PPPoE networking driver
* mtd: nand: add support for Marvell Armada XP Nand Flash Controller
* mtd: maps: add Marvell Armada XP specific map driver
* mmc: add support for Marvell Armada XP MMC/SD host controller
* i2c: add support for Marvell Armada XP onchip i2c bus controller
* hwmon: add Kconfig option for Armada XP onchip thermal sensor driver
* dmaengine: add Net DMA support for splice and update Marvell XOR DMA engine driver
* ata: add support for Marvell Armada XP SATA controller and update some quirks
* ARM: add Marvell Armada XP machine to mach-types
* ARM: oprofile: add support for Marvell PJ4B core
* ARM: mm: more ARMv6 switches for Marvell Armada XP
* ARM: remove static declaration to allow compilation
* ARM: alignment access fault trick
* ARM: mm: skip some fault fixing when run on NONE SMP ARMv6 mode during early abort event
* ARM: mm: add Marvell Sheeva CPU Architecture for PJ4B
* ARM: introduce optimized copy operation for Marvell Armada XP
* ARM: SAUCE: hardware breakpoint trick for Marvell Armada XP
* ARM: big endian and little endian tricks for Marvell Armada XP
* ARM: SAUCE: Add Marvell Armada XP build rules to arch/arm/kernel/Makefile
* ARM: vfp: add special handling for Marvell Armada XP
* ARM: add support for Marvell U-Boot
* ARM: add mv_controller_num for ARM PCI drivers
* ARM: add support for local PMUs, general SMP tweaks and cache flushing
* ARM: add Marvell device identifies in glue-proc.h
* ARM: add IPC driver support for Marvell platforms
* ARM: add DMA mapping for Marvell platforms
* ARM: add Sheeva errata and PJ4B code for booting
* ARM: update Kconfig and Makefile to include Marvell Armada XP platforms
* ARM: Armada XP: import LSP from Marvell for Armada XP 3.2 kernel enablement

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/x86/oprofile/nmi_int.c
61
61
}
62
62
 
63
63
 
64
 
static int profile_exceptions_notify(struct notifier_block *self,
65
 
                                     unsigned long val, void *data)
 
64
static int profile_exceptions_notify(unsigned int val, struct pt_regs *regs)
66
65
{
67
 
        struct die_args *args = (struct die_args *)data;
68
 
        int ret = NOTIFY_DONE;
69
 
 
70
 
        switch (val) {
71
 
        case DIE_NMI:
72
 
                if (ctr_running)
73
 
                        model->check_ctrs(args->regs, &__get_cpu_var(cpu_msrs));
74
 
                else if (!nmi_enabled)
75
 
                        break;
76
 
                else
77
 
                        model->stop(&__get_cpu_var(cpu_msrs));
78
 
                ret = NOTIFY_STOP;
79
 
                break;
80
 
        default:
81
 
                break;
82
 
        }
83
 
        return ret;
 
66
        if (ctr_running)
 
67
                model->check_ctrs(regs, &__get_cpu_var(cpu_msrs));
 
68
        else if (!nmi_enabled)
 
69
                return NMI_DONE;
 
70
        else
 
71
                model->stop(&__get_cpu_var(cpu_msrs));
 
72
        return NMI_HANDLED;
84
73
}
85
74
 
86
75
static void nmi_cpu_save_registers(struct op_msrs *msrs)
355
344
        int cpu = smp_processor_id();
356
345
        struct op_msrs *msrs = &per_cpu(cpu_msrs, cpu);
357
346
        nmi_cpu_save_registers(msrs);
358
 
        spin_lock(&oprofilefs_lock);
 
347
        raw_spin_lock(&oprofilefs_lock);
359
348
        model->setup_ctrs(model, msrs);
360
349
        nmi_cpu_setup_mux(cpu, msrs);
361
 
        spin_unlock(&oprofilefs_lock);
 
350
        raw_spin_unlock(&oprofilefs_lock);
362
351
        per_cpu(saved_lvtpc, cpu) = apic_read(APIC_LVTPC);
363
352
        apic_write(APIC_LVTPC, APIC_DM_NMI);
364
353
}
365
354
 
366
 
static struct notifier_block profile_exceptions_nb = {
367
 
        .notifier_call = profile_exceptions_notify,
368
 
        .next = NULL,
369
 
        .priority = NMI_LOCAL_LOW_PRIOR,
370
 
};
371
 
 
372
355
static void nmi_cpu_restore_registers(struct op_msrs *msrs)
373
356
{
374
357
        struct op_msr *counters = msrs->counters;
402
385
        apic_write(APIC_LVTPC, per_cpu(saved_lvtpc, cpu));
403
386
        apic_write(APIC_LVTERR, v);
404
387
        nmi_cpu_restore_registers(msrs);
405
 
        if (model->cpu_down)
406
 
                model->cpu_down();
407
388
}
408
389
 
409
390
static void nmi_cpu_up(void *dummy)
508
489
        ctr_running = 0;
509
490
        /* make variables visible to the nmi handler: */
510
491
        smp_mb();
511
 
        err = register_die_notifier(&profile_exceptions_nb);
 
492
        err = register_nmi_handler(NMI_LOCAL, profile_exceptions_notify,
 
493
                                        0, "oprofile");
512
494
        if (err)
513
495
                goto fail;
514
496
 
538
520
        put_online_cpus();
539
521
        /* make variables visible to the nmi handler: */
540
522
        smp_mb();
541
 
        unregister_die_notifier(&profile_exceptions_nb);
 
523
        unregister_nmi_handler(NMI_LOCAL, "oprofile");
542
524
        msrs = &get_cpu_var(cpu_msrs);
543
525
        model->shutdown(msrs);
544
526
        free_msrs();