← Back to branch summary

~ubuntu-branches/ubuntu/trusty/linux-armadaxp/trusty

« back to all changes in this revision

Viewing changes to arch/powerpc/mm/44x_mmu.c

  • Committer: Package Import Robot
  • Author(s): Michael Casadevall, Bryan Wu, Dann Frazier, Michael Casadeall
  • Date: 2012-03-10 15:00:54 UTC
  • mfrom: (1.1.1)
  • Revision ID: package-import@ubuntu.com-20120310150054-flugb39zon8vvgwe
Tags: 3.2.0-1600.1
[ Bryan Wu ]
* UBUNTU: import debian/debian.env and debian.armadaxp

[ Dann Frazier ]
* ARM: Armada XP: remove trailing '/' in dirnames in mvRules.mk

[ Michael Casadeall ]
* tools: add some tools for Marvell Armada XP processor
* kernel: timer tick hacking from Marvell
* kernel: Sheeva Errata: add delay on Sheeva when powering down
* net: add Marvell NFP netfilter
* net: socket and skb modifications made by Marvell
* miscdevice: add minor IDs for some Marvell Armada drivers
* fs: introduce memory pool for splice()
* video: EDID detection updates from Marvell Armada XP patchset
* video: backlight: add Marvell Dove LCD backlight driver
* video: display: add THS8200 display driver
* video: framebuffer: add Marvell Dove and Armada XP processor onchip LCD controller driver
* usbtest: add Interrupt transfer testing by Marvell Armada XP code
* usb: ehci: add support for Marvell EHCI controler
* tty/serial: 8250: add support for Marvell Armada XP processor and DeviceTree work
* rtc: add support for Marvell Armada XP onchip RTC controller
* net: pppoe: add Marvell ethernet NFP hook in PPPoE networking driver
* mtd: nand: add support for Marvell Armada XP Nand Flash Controller
* mtd: maps: add Marvell Armada XP specific map driver
* mmc: add support for Marvell Armada XP MMC/SD host controller
* i2c: add support for Marvell Armada XP onchip i2c bus controller
* hwmon: add Kconfig option for Armada XP onchip thermal sensor driver
* dmaengine: add Net DMA support for splice and update Marvell XOR DMA engine driver
* ata: add support for Marvell Armada XP SATA controller and update some quirks
* ARM: add Marvell Armada XP machine to mach-types
* ARM: oprofile: add support for Marvell PJ4B core
* ARM: mm: more ARMv6 switches for Marvell Armada XP
* ARM: remove static declaration to allow compilation
* ARM: alignment access fault trick
* ARM: mm: skip some fault fixing when run on NONE SMP ARMv6 mode during early abort event
* ARM: mm: add Marvell Sheeva CPU Architecture for PJ4B
* ARM: introduce optimized copy operation for Marvell Armada XP
* ARM: SAUCE: hardware breakpoint trick for Marvell Armada XP
* ARM: big endian and little endian tricks for Marvell Armada XP
* ARM: SAUCE: Add Marvell Armada XP build rules to arch/arm/kernel/Makefile
* ARM: vfp: add special handling for Marvell Armada XP
* ARM: add support for Marvell U-Boot
* ARM: add mv_controller_num for ARM PCI drivers
* ARM: add support for local PMUs, general SMP tweaks and cache flushing
* ARM: add Marvell device identifies in glue-proc.h
* ARM: add IPC driver support for Marvell platforms
* ARM: add DMA mapping for Marvell platforms
* ARM: add Sheeva errata and PJ4B code for booting
* ARM: update Kconfig and Makefile to include Marvell Armada XP platforms
* ARM: Armada XP: import LSP from Marvell for Armada XP 3.2 kernel enablement

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/powerpc/mm/44x_mmu.c
186
186
unsigned long __init mmu_mapin_ram(unsigned long top)
187
187
{
188
188
        unsigned long addr;
 
189
        unsigned long memstart = memstart_addr & ~(PPC_PIN_SIZE - 1);
189
190
 
190
191
        /* Pin in enough TLBs to cover any lowmem not covered by the
191
192
         * initial 256M mapping established in head_44x.S */
192
 
        for (addr = PPC_PIN_SIZE; addr < lowmem_end_addr;
 
193
        for (addr = memstart + PPC_PIN_SIZE; addr < lowmem_end_addr;
193
194
             addr += PPC_PIN_SIZE) {
194
195
                if (mmu_has_feature(MMU_FTR_TYPE_47x))
195
196
                        ppc47x_pin_tlb(addr + PAGE_OFFSET, addr);
218
219
void setup_initial_memory_limit(phys_addr_t first_memblock_base,
219
220
                                phys_addr_t first_memblock_size)
220
221
{
 
222
        u64 size;
 
223
 
 
224
#ifndef CONFIG_RELOCATABLE
221
225
        /* We don't currently support the first MEMBLOCK not mapping 0
222
226
         * physical on those processors
223
227
         */
224
228
        BUG_ON(first_memblock_base != 0);
 
229
#endif
225
230
 
226
231
        /* 44x has a 256M TLB entry pinned at boot */
227
 
        memblock_set_current_limit(min_t(u64, first_memblock_size, PPC_PIN_SIZE));
 
232
        size = (min_t(u64, first_memblock_size, PPC_PIN_SIZE));
 
233
        memblock_set_current_limit(first_memblock_base + size);
228
234
}
229
235
 
230
236
#ifdef CONFIG_SMP
231
237
void __cpuinit mmu_init_secondary(int cpu)
232
238
{
233
239
        unsigned long addr;
 
240
        unsigned long memstart = memstart_addr & ~(PPC_PIN_SIZE - 1);
234
241
 
235
242
        /* Pin in enough TLBs to cover any lowmem not covered by the
236
243
         * initial 256M mapping established in head_44x.S
241
248
         * stack. current (r2) isn't initialized, smp_processor_id()
242
249
         * will not work, current thread info isn't accessible, ...
243
250
         */
244
 
        for (addr = PPC_PIN_SIZE; addr < lowmem_end_addr;
 
251
        for (addr = memstart + PPC_PIN_SIZE; addr < lowmem_end_addr;
245
252
             addr += PPC_PIN_SIZE) {
246
253
                if (mmu_has_feature(MMU_FTR_TYPE_47x))
247
254
                        ppc47x_pin_tlb(addr + PAGE_OFFSET, addr);