← Back to branch summary

~ubuntu-branches/ubuntu/trusty/linux-armadaxp/trusty

« back to all changes in this revision

Viewing changes to drivers/staging/cs5535_gpio/cs5535_gpio.c

  • Committer: Package Import Robot
  • Author(s): Michael Casadevall, Bryan Wu, Dann Frazier, Michael Casadeall
  • Date: 2012-03-10 15:00:54 UTC
  • mfrom: (1.1.1)
  • Revision ID: package-import@ubuntu.com-20120310150054-flugb39zon8vvgwe
Tags: 3.2.0-1600.1
[ Bryan Wu ]
* UBUNTU: import debian/debian.env and debian.armadaxp

[ Dann Frazier ]
* ARM: Armada XP: remove trailing '/' in dirnames in mvRules.mk

[ Michael Casadeall ]
* tools: add some tools for Marvell Armada XP processor
* kernel: timer tick hacking from Marvell
* kernel: Sheeva Errata: add delay on Sheeva when powering down
* net: add Marvell NFP netfilter
* net: socket and skb modifications made by Marvell
* miscdevice: add minor IDs for some Marvell Armada drivers
* fs: introduce memory pool for splice()
* video: EDID detection updates from Marvell Armada XP patchset
* video: backlight: add Marvell Dove LCD backlight driver
* video: display: add THS8200 display driver
* video: framebuffer: add Marvell Dove and Armada XP processor onchip LCD controller driver
* usbtest: add Interrupt transfer testing by Marvell Armada XP code
* usb: ehci: add support for Marvell EHCI controler
* tty/serial: 8250: add support for Marvell Armada XP processor and DeviceTree work
* rtc: add support for Marvell Armada XP onchip RTC controller
* net: pppoe: add Marvell ethernet NFP hook in PPPoE networking driver
* mtd: nand: add support for Marvell Armada XP Nand Flash Controller
* mtd: maps: add Marvell Armada XP specific map driver
* mmc: add support for Marvell Armada XP MMC/SD host controller
* i2c: add support for Marvell Armada XP onchip i2c bus controller
* hwmon: add Kconfig option for Armada XP onchip thermal sensor driver
* dmaengine: add Net DMA support for splice and update Marvell XOR DMA engine driver
* ata: add support for Marvell Armada XP SATA controller and update some quirks
* ARM: add Marvell Armada XP machine to mach-types
* ARM: oprofile: add support for Marvell PJ4B core
* ARM: mm: more ARMv6 switches for Marvell Armada XP
* ARM: remove static declaration to allow compilation
* ARM: alignment access fault trick
* ARM: mm: skip some fault fixing when run on NONE SMP ARMv6 mode during early abort event
* ARM: mm: add Marvell Sheeva CPU Architecture for PJ4B
* ARM: introduce optimized copy operation for Marvell Armada XP
* ARM: SAUCE: hardware breakpoint trick for Marvell Armada XP
* ARM: big endian and little endian tricks for Marvell Armada XP
* ARM: SAUCE: Add Marvell Armada XP build rules to arch/arm/kernel/Makefile
* ARM: vfp: add special handling for Marvell Armada XP
* ARM: add support for Marvell U-Boot
* ARM: add mv_controller_num for ARM PCI drivers
* ARM: add support for local PMUs, general SMP tweaks and cache flushing
* ARM: add Marvell device identifies in glue-proc.h
* ARM: add IPC driver support for Marvell platforms
* ARM: add DMA mapping for Marvell platforms
* ARM: add Sheeva errata and PJ4B code for booting
* ARM: update Kconfig and Makefile to include Marvell Armada XP platforms
* ARM: Armada XP: import LSP from Marvell for Armada XP 3.2 kernel enablement

Show diffs side-by-side

added added

removed removed

Lines of Context:
drivers/staging/cs5535_gpio/cs5535_gpio.c
1
 
/*
2
 
 * AMD CS5535/CS5536 GPIO driver.
3
 
 * Allows a user space process to play with the GPIO pins.
4
 
 *
5
 
 * Copyright (c) 2005 Ben Gardner <bgardner@wabtec.com>
6
 
 *
7
 
 * This program is free software; you can redistribute it and/or modify
8
 
 * it under the smems of the GNU General Public License as published by
9
 
 * the Free Software Foundation; version 2 of the License.
10
 
 */
11
 
 
12
 
#include <linux/fs.h>
13
 
#include <linux/module.h>
14
 
#include <linux/errno.h>
15
 
#include <linux/kernel.h>
16
 
#include <linux/init.h>
17
 
#include <linux/cdev.h>
18
 
#include <linux/ioport.h>
19
 
#include <linux/pci.h>
20
 
 
21
 
#include <asm/uaccess.h>
22
 
#include <asm/io.h>
23
 
 
24
 
 
25
 
#define NAME                    "cs5535_gpio"
26
 
 
27
 
MODULE_AUTHOR("Ben Gardner <bgardner@wabtec.com>");
28
 
MODULE_DESCRIPTION("AMD CS5535/CS5536 GPIO Pin Driver");
29
 
MODULE_LICENSE("GPL");
30
 
 
31
 
static int major;
32
 
module_param(major, int, 0);
33
 
MODULE_PARM_DESC(major, "Major device number");
34
 
 
35
 
static ulong mask;
36
 
module_param(mask, ulong, 0);
37
 
MODULE_PARM_DESC(mask, "GPIO channel mask");
38
 
 
39
 
#define MSR_LBAR_GPIO           0x5140000C
40
 
 
41
 
static u32 gpio_base;
42
 
 
43
 
static struct pci_device_id divil_pci[] = {
44
 
        { PCI_DEVICE(PCI_VENDOR_ID_NS,  PCI_DEVICE_ID_NS_CS5535_ISA) },
45
 
        { PCI_DEVICE(PCI_VENDOR_ID_AMD, PCI_DEVICE_ID_AMD_CS5536_ISA) },
46
 
        { } /* NULL entry */
47
 
};
48
 
MODULE_DEVICE_TABLE(pci, divil_pci);
49
 
 
50
 
static struct cdev cs5535_gpio_cdev;
51
 
 
52
 
/* reserve 32 entries even though some aren't usable */
53
 
#define CS5535_GPIO_COUNT       32
54
 
 
55
 
/* IO block size */
56
 
#define CS5535_GPIO_SIZE        256
57
 
 
58
 
struct gpio_regmap {
59
 
        u32     rd_offset;
60
 
        u32     wr_offset;
61
 
        char    on;
62
 
        char    off;
63
 
};
64
 
static struct gpio_regmap rm[] =
65
 
{
66
 
        { 0x30, 0x00, '1', '0' },       /* GPIOx_READ_BACK / GPIOx_OUT_VAL */
67
 
        { 0x20, 0x20, 'I', 'i' },       /* GPIOx_IN_EN */
68
 
        { 0x04, 0x04, 'O', 'o' },       /* GPIOx_OUT_EN */
69
 
        { 0x08, 0x08, 't', 'T' },       /* GPIOx_OUT_OD_EN */
70
 
        { 0x18, 0x18, 'P', 'p' },       /* GPIOx_OUT_PU_EN */
71
 
        { 0x1c, 0x1c, 'D', 'd' },       /* GPIOx_OUT_PD_EN */
72
 
};
73
 
 
74
 
 
75
 
/**
76
 
 * Gets the register offset for the GPIO bank.
77
 
 * Low (0-15) starts at 0x00, high (16-31) starts at 0x80
78
 
 */
79
 
static inline u32 cs5535_lowhigh_base(int reg)
80
 
{
81
 
        return (reg & 0x10) << 3;
82
 
}
83
 
 
84
 
static ssize_t cs5535_gpio_write(struct file *file, const char __user *data,
85
 
                                 size_t len, loff_t *ppos)
86
 
{
87
 
        u32     m = iminor(file->f_path.dentry->d_inode);
88
 
        int     i, j;
89
 
        u32     base = gpio_base + cs5535_lowhigh_base(m);
90
 
        u32     m0, m1;
91
 
        char    c;
92
 
 
93
 
        /**
94
 
         * Creates the mask for atomic bit programming.
95
 
         * The high 16 bits and the low 16 bits are used to set the mask.
96
 
         * For example, GPIO 15 maps to 31,15: 0,1 => On; 1,0=> Off
97
 
         */
98
 
        m1 = 1 << (m & 0x0F);
99
 
        m0 = m1 << 16;
100
 
 
101
 
        for (i = 0; i < len; ++i) {
102
 
                if (get_user(c, data+i))
103
 
                        return -EFAULT;
104
 
 
105
 
                for (j = 0; j < ARRAY_SIZE(rm); j++) {
106
 
                        if (c == rm[j].on) {
107
 
                                outl(m1, base + rm[j].wr_offset);
108
 
                                /* If enabling output, turn off AUX 1 and AUX 2 */
109
 
                                if (c == 'O') {
110
 
                                        outl(m0, base + 0x10);
111
 
                                        outl(m0, base + 0x14);
112
 
                                }
113
 
                                break;
114
 
                        } else if (c == rm[j].off) {
115
 
                                outl(m0, base + rm[j].wr_offset);
116
 
                                break;
117
 
                        }
118
 
                }
119
 
        }
120
 
        *ppos = 0;
121
 
        return len;
122
 
}
123
 
 
124
 
static ssize_t cs5535_gpio_read(struct file *file, char __user *buf,
125
 
                                size_t len, loff_t *ppos)
126
 
{
127
 
        u32     m = iminor(file->f_path.dentry->d_inode);
128
 
        u32     base = gpio_base + cs5535_lowhigh_base(m);
129
 
        int     rd_bit = 1 << (m & 0x0f);
130
 
        int     i;
131
 
        char    ch;
132
 
        ssize_t count = 0;
133
 
 
134
 
        if (*ppos >= ARRAY_SIZE(rm))
135
 
                return 0;
136
 
 
137
 
        for (i = *ppos; (i < (*ppos + len)) && (i < ARRAY_SIZE(rm)); i++) {
138
 
                ch = (inl(base + rm[i].rd_offset) & rd_bit) ?
139
 
                     rm[i].on : rm[i].off;
140
 
 
141
 
                if (put_user(ch, buf+count))
142
 
                        return -EFAULT;
143
 
 
144
 
                count++;
145
 
        }
146
 
 
147
 
        /* add a line-feed if there is room */
148
 
        if ((i == ARRAY_SIZE(rm)) && (count < len)) {
149
 
                if (put_user('\n', buf + count))
150
 
                        return -EFAULT;
151
 
                count++;
152
 
        }
153
 
 
154
 
        *ppos += count;
155
 
        return count;
156
 
}
157
 
 
158
 
static int cs5535_gpio_open(struct inode *inode, struct file *file)
159
 
{
160
 
        u32 m = iminor(inode);
161
 
 
162
 
        /* the mask says which pins are usable by this driver */
163
 
        if ((mask & (1 << m)) == 0)
164
 
                return -EINVAL;
165
 
 
166
 
        return nonseekable_open(inode, file);
167
 
}
168
 
 
169
 
static const struct file_operations cs5535_gpio_fops = {
170
 
        .owner  = THIS_MODULE,
171
 
        .write  = cs5535_gpio_write,
172
 
        .read   = cs5535_gpio_read,
173
 
        .open   = cs5535_gpio_open,
174
 
        .llseek = no_llseek,
175
 
};
176
 
 
177
 
static int __init cs5535_gpio_init(void)
178
 
{
179
 
        dev_t   dev_id;
180
 
        u32     low, hi;
181
 
        int     retval;
182
 
 
183
 
        if (pci_dev_present(divil_pci) == 0) {
184
 
                printk(KERN_WARNING NAME ": DIVIL not found\n");
185
 
                return -ENODEV;
186
 
        }
187
 
 
188
 
        /* Grab the GPIO I/O range */
189
 
        rdmsr(MSR_LBAR_GPIO, low, hi);
190
 
 
191
 
        /* Check the mask and whether GPIO is enabled (sanity check) */
192
 
        if (hi != 0x0000f001) {
193
 
                printk(KERN_WARNING NAME ": GPIO not enabled\n");
194
 
                return -ENODEV;
195
 
        }
196
 
 
197
 
        /* Mask off the IO base address */
198
 
        gpio_base = low & 0x0000ff00;
199
 
 
200
 
        /**
201
 
         * Some GPIO pins
202
 
         *  31-29,23 : reserved (always mask out)
203
 
         *  28       : Power Button
204
 
         *  26       : PME#
205
 
         *  22-16    : LPC
206
 
         *  14,15    : SMBus
207
 
         *  9,8      : UART1
208
 
         *  7        : PCI INTB
209
 
         *  3,4      : UART2/DDC
210
 
         *  2        : IDE_IRQ0
211
 
         *  0        : PCI INTA
212
 
         *
213
 
         * If a mask was not specified, be conservative and only allow:
214
 
         *  1,2,5,6,10-13,24,25,27
215
 
         */
216
 
        if (mask != 0)
217
 
                mask &= 0x1f7fffff;
218
 
        else
219
 
                mask = 0x0b003c66;
220
 
 
221
 
        if (!request_region(gpio_base, CS5535_GPIO_SIZE, NAME)) {
222
 
                printk(KERN_ERR NAME ": can't allocate I/O for GPIO\n");
223
 
                return -ENODEV;
224
 
        }
225
 
 
226
 
        if (major) {
227
 
                dev_id = MKDEV(major, 0);
228
 
                retval = register_chrdev_region(dev_id, CS5535_GPIO_COUNT,
229
 
                                                NAME);
230
 
        } else {
231
 
                retval = alloc_chrdev_region(&dev_id, 0, CS5535_GPIO_COUNT,
232
 
                                             NAME);
233
 
                major = MAJOR(dev_id);
234
 
        }
235
 
 
236
 
        if (retval) {
237
 
                release_region(gpio_base, CS5535_GPIO_SIZE);
238
 
                return -1;
239
 
        }
240
 
 
241
 
        printk(KERN_DEBUG NAME ": base=%#x mask=%#lx major=%d\n",
242
 
               gpio_base, mask, major);
243
 
 
244
 
        cdev_init(&cs5535_gpio_cdev, &cs5535_gpio_fops);
245
 
        cdev_add(&cs5535_gpio_cdev, dev_id, CS5535_GPIO_COUNT);
246
 
 
247
 
        return 0;
248
 
}
249
 
 
250
 
static void __exit cs5535_gpio_cleanup(void)
251
 
{
252
 
        dev_t dev_id = MKDEV(major, 0);
253
 
 
254
 
        cdev_del(&cs5535_gpio_cdev);
255
 
        unregister_chrdev_region(dev_id, CS5535_GPIO_COUNT);
256
 
        release_region(gpio_base, CS5535_GPIO_SIZE);
257
 
}
258
 
 
259
 
module_init(cs5535_gpio_init);
260
 
module_exit(cs5535_gpio_cleanup);