← Back to branch summary

~ubuntu-branches/ubuntu/trusty/linux-armadaxp/trusty

« back to all changes in this revision

Viewing changes to fs/ceph/snap.c

  • Committer: Package Import Robot
  • Author(s): Michael Casadevall, Bryan Wu, Dann Frazier, Michael Casadeall
  • Date: 2012-03-10 15:00:54 UTC
  • mfrom: (1.1.1)
  • Revision ID: package-import@ubuntu.com-20120310150054-flugb39zon8vvgwe
Tags: 3.2.0-1600.1
[ Bryan Wu ]
* UBUNTU: import debian/debian.env and debian.armadaxp

[ Dann Frazier ]
* ARM: Armada XP: remove trailing '/' in dirnames in mvRules.mk

[ Michael Casadeall ]
* tools: add some tools for Marvell Armada XP processor
* kernel: timer tick hacking from Marvell
* kernel: Sheeva Errata: add delay on Sheeva when powering down
* net: add Marvell NFP netfilter
* net: socket and skb modifications made by Marvell
* miscdevice: add minor IDs for some Marvell Armada drivers
* fs: introduce memory pool for splice()
* video: EDID detection updates from Marvell Armada XP patchset
* video: backlight: add Marvell Dove LCD backlight driver
* video: display: add THS8200 display driver
* video: framebuffer: add Marvell Dove and Armada XP processor onchip LCD controller driver
* usbtest: add Interrupt transfer testing by Marvell Armada XP code
* usb: ehci: add support for Marvell EHCI controler
* tty/serial: 8250: add support for Marvell Armada XP processor and DeviceTree work
* rtc: add support for Marvell Armada XP onchip RTC controller
* net: pppoe: add Marvell ethernet NFP hook in PPPoE networking driver
* mtd: nand: add support for Marvell Armada XP Nand Flash Controller
* mtd: maps: add Marvell Armada XP specific map driver
* mmc: add support for Marvell Armada XP MMC/SD host controller
* i2c: add support for Marvell Armada XP onchip i2c bus controller
* hwmon: add Kconfig option for Armada XP onchip thermal sensor driver
* dmaengine: add Net DMA support for splice and update Marvell XOR DMA engine driver
* ata: add support for Marvell Armada XP SATA controller and update some quirks
* ARM: add Marvell Armada XP machine to mach-types
* ARM: oprofile: add support for Marvell PJ4B core
* ARM: mm: more ARMv6 switches for Marvell Armada XP
* ARM: remove static declaration to allow compilation
* ARM: alignment access fault trick
* ARM: mm: skip some fault fixing when run on NONE SMP ARMv6 mode during early abort event
* ARM: mm: add Marvell Sheeva CPU Architecture for PJ4B
* ARM: introduce optimized copy operation for Marvell Armada XP
* ARM: SAUCE: hardware breakpoint trick for Marvell Armada XP
* ARM: big endian and little endian tricks for Marvell Armada XP
* ARM: SAUCE: Add Marvell Armada XP build rules to arch/arm/kernel/Makefile
* ARM: vfp: add special handling for Marvell Armada XP
* ARM: add support for Marvell U-Boot
* ARM: add mv_controller_num for ARM PCI drivers
* ARM: add support for local PMUs, general SMP tweaks and cache flushing
* ARM: add Marvell device identifies in glue-proc.h
* ARM: add IPC driver support for Marvell platforms
* ARM: add DMA mapping for Marvell platforms
* ARM: add Sheeva errata and PJ4B code for booting
* ARM: update Kconfig and Makefile to include Marvell Armada XP platforms
* ARM: Armada XP: import LSP from Marvell for Armada XP 3.2 kernel enablement

Show diffs side-by-side

added added

removed removed

Lines of Context:
fs/ceph/snap.c
446
446
                return;
447
447
        }
448
448
 
449
 
        spin_lock(&inode->i_lock);
 
449
        spin_lock(&ci->i_ceph_lock);
450
450
        used = __ceph_caps_used(ci);
451
451
        dirty = __ceph_caps_dirty(ci);
 
452
 
 
453
        /*
 
454
         * If there is a write in progress, treat that as a dirty Fw,
 
455
         * even though it hasn't completed yet; by the time we finish
 
456
         * up this capsnap it will be.
 
457
         */
 
458
        if (used & CEPH_CAP_FILE_WR)
 
459
                dirty |= CEPH_CAP_FILE_WR;
 
460
 
452
461
        if (__ceph_have_pending_cap_snap(ci)) {
453
462
                /* there is no point in queuing multiple "pending" cap_snaps,
454
463
                   as no new writes are allowed to start when pending, so any
456
465
                   cap_snap.  lucky us. */
457
466
                dout("queue_cap_snap %p already pending\n", inode);
458
467
                kfree(capsnap);
459
 
        } else if (ci->i_wrbuffer_ref_head || (used & CEPH_CAP_FILE_WR) ||
460
 
                   (dirty & (CEPH_CAP_AUTH_EXCL|CEPH_CAP_XATTR_EXCL|
461
 
                             CEPH_CAP_FILE_EXCL|CEPH_CAP_FILE_WR))) {
 
468
        } else if (dirty & (CEPH_CAP_AUTH_EXCL|CEPH_CAP_XATTR_EXCL|
 
469
                            CEPH_CAP_FILE_EXCL|CEPH_CAP_FILE_WR)) {
462
470
                struct ceph_snap_context *snapc = ci->i_head_snapc;
463
471
 
464
 
                dout("queue_cap_snap %p cap_snap %p queuing under %p\n", inode,
465
 
                     capsnap, snapc);
 
472
                /*
 
473
                 * if we are a sync write, we may need to go to the snaprealm
 
474
                 * to get the current snapc.
 
475
                 */
 
476
                if (!snapc)
 
477
                        snapc = ci->i_snap_realm->cached_context;
 
478
 
 
479
                dout("queue_cap_snap %p cap_snap %p queuing under %p %s\n",
 
480
                     inode, capsnap, snapc, ceph_cap_string(dirty));
466
481
                ihold(inode);
467
482
 
468
483
                atomic_set(&capsnap->nref, 1);
513
528
                kfree(capsnap);
514
529
        }
515
530
 
516
 
        spin_unlock(&inode->i_lock);
 
531
        spin_unlock(&ci->i_ceph_lock);
517
532
}
518
533
 
519
534
/*
522
537
 *
523
538
 * If capsnap can now be flushed, add to snap_flush list, and return 1.
524
539
 *
525
 
 * Caller must hold i_lock.
 
540
 * Caller must hold i_ceph_lock.
526
541
 */
527
542
int __ceph_finish_cap_snap(struct ceph_inode_info *ci,
528
543
                            struct ceph_cap_snap *capsnap)
724
739
                inode = &ci->vfs_inode;
725
740
                ihold(inode);
726
741
                spin_unlock(&mdsc->snap_flush_lock);
727
 
                spin_lock(&inode->i_lock);
 
742
                spin_lock(&ci->i_ceph_lock);
728
743
                __ceph_flush_snaps(ci, &session, 0);
729
 
                spin_unlock(&inode->i_lock);
 
744
                spin_unlock(&ci->i_ceph_lock);
730
745
                iput(inode);
731
746
                spin_lock(&mdsc->snap_flush_lock);
732
747
        }
832
847
                                continue;
833
848
                        ci = ceph_inode(inode);
834
849
 
835
 
                        spin_lock(&inode->i_lock);
 
850
                        spin_lock(&ci->i_ceph_lock);
836
851
                        if (!ci->i_snap_realm)
837
852
                                goto skip_inode;
838
853
                        /*
861
876
                        oldrealm = ci->i_snap_realm;
862
877
                        ci->i_snap_realm = realm;
863
878
                        spin_unlock(&realm->inodes_with_caps_lock);
864
 
                        spin_unlock(&inode->i_lock);
 
879
                        spin_unlock(&ci->i_ceph_lock);
865
880
 
866
881
                        ceph_get_snap_realm(mdsc, realm);
867
882
                        ceph_put_snap_realm(mdsc, oldrealm);
870
885
                        continue;
871
886
 
872
887
skip_inode:
873
 
                        spin_unlock(&inode->i_lock);
 
888
                        spin_unlock(&ci->i_ceph_lock);
874
889
                        iput(inode);
875
890
                }
876
891