← Back to branch summary

~ubuntu-branches/ubuntu/trusty/linux-armadaxp/trusty

« back to all changes in this revision

Viewing changes to drivers/net/ethernet/intel/ixgbe/ixgbe_phy.h

  • Committer: Package Import Robot
  • Author(s): Michael Casadevall, Bryan Wu, Dann Frazier, Michael Casadeall
  • Date: 2012-03-10 15:00:54 UTC
  • mfrom: (1.1.1)
  • Revision ID: package-import@ubuntu.com-20120310150054-flugb39zon8vvgwe
Tags: 3.2.0-1600.1
[ Bryan Wu ]
* UBUNTU: import debian/debian.env and debian.armadaxp

[ Dann Frazier ]
* ARM: Armada XP: remove trailing '/' in dirnames in mvRules.mk

[ Michael Casadeall ]
* tools: add some tools for Marvell Armada XP processor
* kernel: timer tick hacking from Marvell
* kernel: Sheeva Errata: add delay on Sheeva when powering down
* net: add Marvell NFP netfilter
* net: socket and skb modifications made by Marvell
* miscdevice: add minor IDs for some Marvell Armada drivers
* fs: introduce memory pool for splice()
* video: EDID detection updates from Marvell Armada XP patchset
* video: backlight: add Marvell Dove LCD backlight driver
* video: display: add THS8200 display driver
* video: framebuffer: add Marvell Dove and Armada XP processor onchip LCD controller driver
* usbtest: add Interrupt transfer testing by Marvell Armada XP code
* usb: ehci: add support for Marvell EHCI controler
* tty/serial: 8250: add support for Marvell Armada XP processor and DeviceTree work
* rtc: add support for Marvell Armada XP onchip RTC controller
* net: pppoe: add Marvell ethernet NFP hook in PPPoE networking driver
* mtd: nand: add support for Marvell Armada XP Nand Flash Controller
* mtd: maps: add Marvell Armada XP specific map driver
* mmc: add support for Marvell Armada XP MMC/SD host controller
* i2c: add support for Marvell Armada XP onchip i2c bus controller
* hwmon: add Kconfig option for Armada XP onchip thermal sensor driver
* dmaengine: add Net DMA support for splice and update Marvell XOR DMA engine driver
* ata: add support for Marvell Armada XP SATA controller and update some quirks
* ARM: add Marvell Armada XP machine to mach-types
* ARM: oprofile: add support for Marvell PJ4B core
* ARM: mm: more ARMv6 switches for Marvell Armada XP
* ARM: remove static declaration to allow compilation
* ARM: alignment access fault trick
* ARM: mm: skip some fault fixing when run on NONE SMP ARMv6 mode during early abort event
* ARM: mm: add Marvell Sheeva CPU Architecture for PJ4B
* ARM: introduce optimized copy operation for Marvell Armada XP
* ARM: SAUCE: hardware breakpoint trick for Marvell Armada XP
* ARM: big endian and little endian tricks for Marvell Armada XP
* ARM: SAUCE: Add Marvell Armada XP build rules to arch/arm/kernel/Makefile
* ARM: vfp: add special handling for Marvell Armada XP
* ARM: add support for Marvell U-Boot
* ARM: add mv_controller_num for ARM PCI drivers
* ARM: add support for local PMUs, general SMP tweaks and cache flushing
* ARM: add Marvell device identifies in glue-proc.h
* ARM: add IPC driver support for Marvell platforms
* ARM: add DMA mapping for Marvell platforms
* ARM: add Sheeva errata and PJ4B code for booting
* ARM: update Kconfig and Makefile to include Marvell Armada XP platforms
* ARM: Armada XP: import LSP from Marvell for Armada XP 3.2 kernel enablement

Show diffs side-by-side

added added

removed removed

Lines of Context:
drivers/net/ethernet/intel/ixgbe/ixgbe_phy.h
 
1
/*******************************************************************************
 
2
 
 
3
  Intel 10 Gigabit PCI Express Linux driver
 
4
  Copyright(c) 1999 - 2011 Intel Corporation.
 
5
 
 
6
  This program is free software; you can redistribute it and/or modify it
 
7
  under the terms and conditions of the GNU General Public License,
 
8
  version 2, as published by the Free Software Foundation.
 
9
 
 
10
  This program is distributed in the hope it will be useful, but WITHOUT
 
11
  ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
 
12
  FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
 
13
  more details.
 
14
 
 
15
  You should have received a copy of the GNU General Public License along with
 
16
  this program; if not, write to the Free Software Foundation, Inc.,
 
17
  51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
 
18
 
 
19
  The full GNU General Public License is included in this distribution in
 
20
  the file called "COPYING".
 
21
 
 
22
  Contact Information:
 
23
  e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
 
24
  Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
 
25
 
 
26
*******************************************************************************/
 
27
 
 
28
#ifndef _IXGBE_PHY_H_
 
29
#define _IXGBE_PHY_H_
 
30
 
 
31
#include "ixgbe_type.h"
 
32
#define IXGBE_I2C_EEPROM_DEV_ADDR    0xA0
 
33
 
 
34
/* EEPROM byte offsets */
 
35
#define IXGBE_SFF_IDENTIFIER         0x0
 
36
#define IXGBE_SFF_IDENTIFIER_SFP     0x3
 
37
#define IXGBE_SFF_VENDOR_OUI_BYTE0   0x25
 
38
#define IXGBE_SFF_VENDOR_OUI_BYTE1   0x26
 
39
#define IXGBE_SFF_VENDOR_OUI_BYTE2   0x27
 
40
#define IXGBE_SFF_1GBE_COMP_CODES    0x6
 
41
#define IXGBE_SFF_10GBE_COMP_CODES   0x3
 
42
#define IXGBE_SFF_CABLE_TECHNOLOGY   0x8
 
43
#define IXGBE_SFF_CABLE_SPEC_COMP    0x3C
 
44
 
 
45
/* Bitmasks */
 
46
#define IXGBE_SFF_DA_PASSIVE_CABLE           0x4
 
47
#define IXGBE_SFF_DA_ACTIVE_CABLE            0x8
 
48
#define IXGBE_SFF_DA_SPEC_ACTIVE_LIMITING    0x4
 
49
#define IXGBE_SFF_1GBASESX_CAPABLE           0x1
 
50
#define IXGBE_SFF_1GBASELX_CAPABLE           0x2
 
51
#define IXGBE_SFF_1GBASET_CAPABLE            0x8
 
52
#define IXGBE_SFF_10GBASESR_CAPABLE          0x10
 
53
#define IXGBE_SFF_10GBASELR_CAPABLE          0x20
 
54
#define IXGBE_I2C_EEPROM_READ_MASK           0x100
 
55
#define IXGBE_I2C_EEPROM_STATUS_MASK         0x3
 
56
#define IXGBE_I2C_EEPROM_STATUS_NO_OPERATION 0x0
 
57
#define IXGBE_I2C_EEPROM_STATUS_PASS         0x1
 
58
#define IXGBE_I2C_EEPROM_STATUS_FAIL         0x2
 
59
#define IXGBE_I2C_EEPROM_STATUS_IN_PROGRESS  0x3
 
60
 
 
61
/* Flow control defines */
 
62
#define IXGBE_TAF_SYM_PAUSE                  0x400
 
63
#define IXGBE_TAF_ASM_PAUSE                  0x800
 
64
 
 
65
/* Bit-shift macros */
 
66
#define IXGBE_SFF_VENDOR_OUI_BYTE0_SHIFT    24
 
67
#define IXGBE_SFF_VENDOR_OUI_BYTE1_SHIFT    16
 
68
#define IXGBE_SFF_VENDOR_OUI_BYTE2_SHIFT    8
 
69
 
 
70
/* Vendor OUIs: format of OUI is 0x[byte0][byte1][byte2][00] */
 
71
#define IXGBE_SFF_VENDOR_OUI_TYCO     0x00407600
 
72
#define IXGBE_SFF_VENDOR_OUI_FTL      0x00906500
 
73
#define IXGBE_SFF_VENDOR_OUI_AVAGO    0x00176A00
 
74
#define IXGBE_SFF_VENDOR_OUI_INTEL    0x001B2100
 
75
 
 
76
/* I2C SDA and SCL timing parameters for standard mode */
 
77
#define IXGBE_I2C_T_HD_STA  4
 
78
#define IXGBE_I2C_T_LOW     5
 
79
#define IXGBE_I2C_T_HIGH    4
 
80
#define IXGBE_I2C_T_SU_STA  5
 
81
#define IXGBE_I2C_T_HD_DATA 5
 
82
#define IXGBE_I2C_T_SU_DATA 1
 
83
#define IXGBE_I2C_T_RISE    1
 
84
#define IXGBE_I2C_T_FALL    1
 
85
#define IXGBE_I2C_T_SU_STO  4
 
86
#define IXGBE_I2C_T_BUF     5
 
87
 
 
88
#define IXGBE_TN_LASI_STATUS_REG        0x9005
 
89
#define IXGBE_TN_LASI_STATUS_TEMP_ALARM 0x0008
 
90
 
 
91
s32 ixgbe_init_phy_ops_generic(struct ixgbe_hw *hw);
 
92
s32 ixgbe_identify_phy_generic(struct ixgbe_hw *hw);
 
93
s32 ixgbe_reset_phy_generic(struct ixgbe_hw *hw);
 
94
s32 ixgbe_read_phy_reg_generic(struct ixgbe_hw *hw, u32 reg_addr,
 
95
                               u32 device_type, u16 *phy_data);
 
96
s32 ixgbe_write_phy_reg_generic(struct ixgbe_hw *hw, u32 reg_addr,
 
97
                                u32 device_type, u16 phy_data);
 
98
s32 ixgbe_setup_phy_link_generic(struct ixgbe_hw *hw);
 
99
s32 ixgbe_setup_phy_link_speed_generic(struct ixgbe_hw *hw,
 
100
                                       ixgbe_link_speed speed,
 
101
                                       bool autoneg,
 
102
                                       bool autoneg_wait_to_complete);
 
103
s32 ixgbe_get_copper_link_capabilities_generic(struct ixgbe_hw *hw,
 
104
                                               ixgbe_link_speed *speed,
 
105
                                               bool *autoneg);
 
106
 
 
107
/* PHY specific */
 
108
s32 ixgbe_check_phy_link_tnx(struct ixgbe_hw *hw,
 
109
                             ixgbe_link_speed *speed,
 
110
                             bool *link_up);
 
111
s32 ixgbe_setup_phy_link_tnx(struct ixgbe_hw *hw);
 
112
s32 ixgbe_get_phy_firmware_version_tnx(struct ixgbe_hw *hw,
 
113
                                       u16 *firmware_version);
 
114
s32 ixgbe_get_phy_firmware_version_generic(struct ixgbe_hw *hw,
 
115
                                           u16 *firmware_version);
 
116
 
 
117
s32 ixgbe_reset_phy_nl(struct ixgbe_hw *hw);
 
118
s32 ixgbe_identify_sfp_module_generic(struct ixgbe_hw *hw);
 
119
s32 ixgbe_get_sfp_init_sequence_offsets(struct ixgbe_hw *hw,
 
120
                                        u16 *list_offset,
 
121
                                        u16 *data_offset);
 
122
s32 ixgbe_tn_check_overtemp(struct ixgbe_hw *hw);
 
123
s32 ixgbe_read_i2c_byte_generic(struct ixgbe_hw *hw, u8 byte_offset,
 
124
                                u8 dev_addr, u8 *data);
 
125
s32 ixgbe_write_i2c_byte_generic(struct ixgbe_hw *hw, u8 byte_offset,
 
126
                                 u8 dev_addr, u8 data);
 
127
s32 ixgbe_read_i2c_eeprom_generic(struct ixgbe_hw *hw, u8 byte_offset,
 
128
                                  u8 *eeprom_data);
 
129
s32 ixgbe_write_i2c_eeprom_generic(struct ixgbe_hw *hw, u8 byte_offset,
 
130
                                   u8 eeprom_data);
 
131
#endif /* _IXGBE_PHY_H_ */