← Back to branch summary

~ubuntu-branches/ubuntu/precise/linux-ti-omap4/precise

« back to all changes in this revision

Viewing changes to arch/powerpc/include/asm/reg_booke.h

  • Committer: Bazaar Package Importer
  • Author(s): Paolo Pisati
  • Date: 2011-06-29 15:23:51 UTC
  • mfrom: (26.1.1 natty-proposed)
  • Revision ID: james.westby@ubuntu.com-20110629152351-xs96tm303d95rpbk
Tags: 3.0.0-1200.2
* Rebased against 3.0.0-6.7
* BSP from TI based on 3.0.0

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/powerpc/include/asm/reg_booke.h
2
2
 * Contains register definitions common to the Book E PowerPC
3
3
 * specification.  Notice that while the IBM-40x series of CPUs
4
4
 * are not true Book E PowerPCs, they borrowed a number of features
5
 
 * before Book E was finalized, and are included here as well.  Unfortunatly,
 
5
 * before Book E was finalized, and are included here as well.  Unfortunately,
6
6
 * they sometimes used different locations than true Book E CPUs did.
7
7
 *
8
8
 * This program is free software; you can redistribute it and/or
27
27
#define MSR_CM          (1<<31) /* Computation Mode (0=32-bit, 1=64-bit) */
28
28
 
29
29
#if defined(CONFIG_PPC_BOOK3E_64)
 
30
#define MSR_64BIT       MSR_CM
 
31
 
30
32
#define MSR_            MSR_ME | MSR_CE
31
 
#define MSR_KERNEL      MSR_ | MSR_CM
 
33
#define MSR_KERNEL      MSR_ | MSR_64BIT
32
34
#define MSR_USER32      MSR_ | MSR_PR | MSR_EE | MSR_DE
33
 
#define MSR_USER64      MSR_USER32 | MSR_CM | MSR_DE
 
35
#define MSR_USER64      MSR_USER32 | MSR_64BIT
34
36
#elif defined (CONFIG_40x)
35
37
#define MSR_KERNEL      (MSR_ME|MSR_RI|MSR_IR|MSR_DR|MSR_CE)
36
38
#define MSR_USER        (MSR_KERNEL|MSR_PR|MSR_EE)
81
83
#define SPRN_IVOR13     0x19D   /* Interrupt Vector Offset Register 13 */
82
84
#define SPRN_IVOR14     0x19E   /* Interrupt Vector Offset Register 14 */
83
85
#define SPRN_IVOR15     0x19F   /* Interrupt Vector Offset Register 15 */
 
86
#define SPRN_IVOR38     0x1B0   /* Interrupt Vector Offset Register 38 */
 
87
#define SPRN_IVOR39     0x1B1   /* Interrupt Vector Offset Register 39 */
 
88
#define SPRN_IVOR40     0x1B2   /* Interrupt Vector Offset Register 40 */
 
89
#define SPRN_IVOR41     0x1B3   /* Interrupt Vector Offset Register 41 */
84
90
#define SPRN_SPEFSCR    0x200   /* SPE & Embedded FP Status & Control */
85
91
#define SPRN_BBEAR      0x201   /* Branch Buffer Entry Address Register */
86
92
#define SPRN_BBTAR      0x202   /* Branch Buffer Target Address Register */
110
116
#define SPRN_MAS2       0x272   /* MMU Assist Register 2 */
111
117
#define SPRN_MAS3       0x273   /* MMU Assist Register 3 */
112
118
#define SPRN_MAS4       0x274   /* MMU Assist Register 4 */
113
 
#define SPRN_MAS5       0x275   /* MMU Assist Register 5 */
 
119
#define SPRN_MAS5       0x153   /* MMU Assist Register 5 */
114
120
#define SPRN_MAS6       0x276   /* MMU Assist Register 6 */
115
121
#define SPRN_PID1       0x279   /* Process ID Register 1 */
116
122
#define SPRN_PID2       0x27A   /* Process ID Register 2 */
150
156
 * or IBM 40x.
151
157
 */
152
158
#ifdef CONFIG_BOOKE
153
 
#define SPRN_PID        0x030   /* Process ID */
154
 
#define SPRN_PID0       SPRN_PID/* Process ID Register 0 */
155
159
#define SPRN_CSRR0      0x03A   /* Critical Save and Restore Register 0 */
156
160
#define SPRN_CSRR1      0x03B   /* Critical Save and Restore Register 1 */
157
161
#define SPRN_DEAR       0x03D   /* Data Error Address Register */
168
172
#define SPRN_TCR        0x154   /* Timer Control Register */
169
173
#endif /* Book E */
170
174
#ifdef CONFIG_40x
171
 
#define SPRN_PID        0x3B1   /* Process ID */
172
175
#define SPRN_DBCR1      0x3BD   /* Debug Control Register 1 */          
173
176
#define SPRN_ESR        0x3D4   /* Exception Syndrome Register */
174
177
#define SPRN_DEAR       0x3D5   /* Data Error Address Register */