← Back to branch summary

~ubuntu-branches/debian/wheezy/linux-2.6/wheezy

« back to all changes in this revision

Viewing changes to arch/mips/include/asm/octeon/cvmx-ciu-defs.h

  • Committer: Bazaar Package Importer
  • Author(s): Ben Hutchings, Ben Hutchings, Aurelien Jarno, Martin Michlmayr
  • Date: 2011-04-06 13:53:30 UTC
  • mfrom: (43.1.5 sid)
  • Revision ID: james.westby@ubuntu.com-20110406135330-wjufxhd0tvn3zx4z
Tags: 2.6.38-3
http://bugs.debian.org/620124
http://bugs.debian.org/620284
http://bugs.debian.org/620204
[ Ben Hutchings ]
* [ppc64] Add to linux-tools package architectures (Closes: #620124)
* [amd64] Save cr4 to mmu_cr4_features at boot time (Closes: #620284)
* appletalk: Fix bugs introduced when removing use of BKL
* ALSA: Fix yet another race in disconnection
* cciss: Fix lost command issue
* ath9k: Fix kernel panic in AR2427
* ses: Avoid kernel panic when lun 0 is not mapped
* PCI/ACPI: Report ASPM support to BIOS if not disabled from command line

[ Aurelien Jarno ]
* rtlwifi: fix build when PCI is not enabled.

[ Martin Michlmayr ]
* rtlwifi: Eliminate udelay calls with too large values (Closes: #620204)

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/mips/include/asm/octeon/cvmx-ciu-defs.h
4
4
 * Contact: support@caviumnetworks.com
5
5
 * This file is part of the OCTEON SDK
6
6
 *
7
 
 * Copyright (c) 2003-2008 Cavium Networks
 
7
 * Copyright (c) 2003-2010 Cavium Networks
8
8
 *
9
9
 * This file is free software; you can redistribute it and/or modify
10
10
 * it under the terms of the GNU General Public License, Version 2, as
28
28
#ifndef __CVMX_CIU_DEFS_H__
29
29
#define __CVMX_CIU_DEFS_H__
30
30
 
31
 
#define CVMX_CIU_BIST \
32
 
         CVMX_ADD_IO_SEG(0x0001070000000730ull)
33
 
#define CVMX_CIU_DINT \
34
 
         CVMX_ADD_IO_SEG(0x0001070000000720ull)
35
 
#define CVMX_CIU_FUSE \
36
 
         CVMX_ADD_IO_SEG(0x0001070000000728ull)
37
 
#define CVMX_CIU_GSTOP \
38
 
         CVMX_ADD_IO_SEG(0x0001070000000710ull)
39
 
#define CVMX_CIU_INTX_EN0(offset) \
40
 
         CVMX_ADD_IO_SEG(0x0001070000000200ull + (((offset) & 63) * 16))
41
 
#define CVMX_CIU_INTX_EN0_W1C(offset) \
42
 
         CVMX_ADD_IO_SEG(0x0001070000002200ull + (((offset) & 63) * 16))
43
 
#define CVMX_CIU_INTX_EN0_W1S(offset) \
44
 
         CVMX_ADD_IO_SEG(0x0001070000006200ull + (((offset) & 63) * 16))
45
 
#define CVMX_CIU_INTX_EN1(offset) \
46
 
         CVMX_ADD_IO_SEG(0x0001070000000208ull + (((offset) & 63) * 16))
47
 
#define CVMX_CIU_INTX_EN1_W1C(offset) \
48
 
         CVMX_ADD_IO_SEG(0x0001070000002208ull + (((offset) & 63) * 16))
49
 
#define CVMX_CIU_INTX_EN1_W1S(offset) \
50
 
         CVMX_ADD_IO_SEG(0x0001070000006208ull + (((offset) & 63) * 16))
51
 
#define CVMX_CIU_INTX_EN4_0(offset) \
52
 
         CVMX_ADD_IO_SEG(0x0001070000000C80ull + (((offset) & 15) * 16))
53
 
#define CVMX_CIU_INTX_EN4_0_W1C(offset) \
54
 
         CVMX_ADD_IO_SEG(0x0001070000002C80ull + (((offset) & 15) * 16))
55
 
#define CVMX_CIU_INTX_EN4_0_W1S(offset) \
56
 
         CVMX_ADD_IO_SEG(0x0001070000006C80ull + (((offset) & 15) * 16))
57
 
#define CVMX_CIU_INTX_EN4_1(offset) \
58
 
         CVMX_ADD_IO_SEG(0x0001070000000C88ull + (((offset) & 15) * 16))
59
 
#define CVMX_CIU_INTX_EN4_1_W1C(offset) \
60
 
         CVMX_ADD_IO_SEG(0x0001070000002C88ull + (((offset) & 15) * 16))
61
 
#define CVMX_CIU_INTX_EN4_1_W1S(offset) \
62
 
         CVMX_ADD_IO_SEG(0x0001070000006C88ull + (((offset) & 15) * 16))
63
 
#define CVMX_CIU_INTX_SUM0(offset) \
64
 
         CVMX_ADD_IO_SEG(0x0001070000000000ull + (((offset) & 63) * 8))
65
 
#define CVMX_CIU_INTX_SUM4(offset) \
66
 
         CVMX_ADD_IO_SEG(0x0001070000000C00ull + (((offset) & 15) * 8))
67
 
#define CVMX_CIU_INT_SUM1 \
68
 
         CVMX_ADD_IO_SEG(0x0001070000000108ull)
69
 
#define CVMX_CIU_MBOX_CLRX(offset) \
70
 
         CVMX_ADD_IO_SEG(0x0001070000000680ull + (((offset) & 15) * 8))
71
 
#define CVMX_CIU_MBOX_SETX(offset) \
72
 
         CVMX_ADD_IO_SEG(0x0001070000000600ull + (((offset) & 15) * 8))
73
 
#define CVMX_CIU_NMI \
74
 
         CVMX_ADD_IO_SEG(0x0001070000000718ull)
75
 
#define CVMX_CIU_PCI_INTA \
76
 
         CVMX_ADD_IO_SEG(0x0001070000000750ull)
77
 
#define CVMX_CIU_PP_DBG \
78
 
         CVMX_ADD_IO_SEG(0x0001070000000708ull)
79
 
#define CVMX_CIU_PP_POKEX(offset) \
80
 
         CVMX_ADD_IO_SEG(0x0001070000000580ull + (((offset) & 15) * 8))
81
 
#define CVMX_CIU_PP_RST \
82
 
         CVMX_ADD_IO_SEG(0x0001070000000700ull)
83
 
#define CVMX_CIU_QLM_DCOK \
84
 
         CVMX_ADD_IO_SEG(0x0001070000000760ull)
85
 
#define CVMX_CIU_QLM_JTGC \
86
 
         CVMX_ADD_IO_SEG(0x0001070000000768ull)
87
 
#define CVMX_CIU_QLM_JTGD \
88
 
         CVMX_ADD_IO_SEG(0x0001070000000770ull)
89
 
#define CVMX_CIU_SOFT_BIST \
90
 
         CVMX_ADD_IO_SEG(0x0001070000000738ull)
91
 
#define CVMX_CIU_SOFT_PRST \
92
 
         CVMX_ADD_IO_SEG(0x0001070000000748ull)
93
 
#define CVMX_CIU_SOFT_PRST1 \
94
 
         CVMX_ADD_IO_SEG(0x0001070000000758ull)
95
 
#define CVMX_CIU_SOFT_RST \
96
 
         CVMX_ADD_IO_SEG(0x0001070000000740ull)
97
 
#define CVMX_CIU_TIMX(offset) \
98
 
         CVMX_ADD_IO_SEG(0x0001070000000480ull + (((offset) & 3) * 8))
99
 
#define CVMX_CIU_WDOGX(offset) \
100
 
         CVMX_ADD_IO_SEG(0x0001070000000500ull + (((offset) & 15) * 8))
 
31
#define CVMX_CIU_BIST (CVMX_ADD_IO_SEG(0x0001070000000730ull))
 
32
#define CVMX_CIU_BLOCK_INT (CVMX_ADD_IO_SEG(0x00010700000007C0ull))
 
33
#define CVMX_CIU_DINT (CVMX_ADD_IO_SEG(0x0001070000000720ull))
 
34
#define CVMX_CIU_FUSE (CVMX_ADD_IO_SEG(0x0001070000000728ull))
 
35
#define CVMX_CIU_GSTOP (CVMX_ADD_IO_SEG(0x0001070000000710ull))
 
36
#define CVMX_CIU_INT33_SUM0 (CVMX_ADD_IO_SEG(0x0001070000000110ull))
 
37
#define CVMX_CIU_INTX_EN0(offset) (CVMX_ADD_IO_SEG(0x0001070000000200ull) + ((offset) & 63) * 16)
 
38
#define CVMX_CIU_INTX_EN0_W1C(offset) (CVMX_ADD_IO_SEG(0x0001070000002200ull) + ((offset) & 63) * 16)
 
39
#define CVMX_CIU_INTX_EN0_W1S(offset) (CVMX_ADD_IO_SEG(0x0001070000006200ull) + ((offset) & 63) * 16)
 
40
#define CVMX_CIU_INTX_EN1(offset) (CVMX_ADD_IO_SEG(0x0001070000000208ull) + ((offset) & 63) * 16)
 
41
#define CVMX_CIU_INTX_EN1_W1C(offset) (CVMX_ADD_IO_SEG(0x0001070000002208ull) + ((offset) & 63) * 16)
 
42
#define CVMX_CIU_INTX_EN1_W1S(offset) (CVMX_ADD_IO_SEG(0x0001070000006208ull) + ((offset) & 63) * 16)
 
43
#define CVMX_CIU_INTX_EN4_0(offset) (CVMX_ADD_IO_SEG(0x0001070000000C80ull) + ((offset) & 15) * 16)
 
44
#define CVMX_CIU_INTX_EN4_0_W1C(offset) (CVMX_ADD_IO_SEG(0x0001070000002C80ull) + ((offset) & 15) * 16)
 
45
#define CVMX_CIU_INTX_EN4_0_W1S(offset) (CVMX_ADD_IO_SEG(0x0001070000006C80ull) + ((offset) & 15) * 16)
 
46
#define CVMX_CIU_INTX_EN4_1(offset) (CVMX_ADD_IO_SEG(0x0001070000000C88ull) + ((offset) & 15) * 16)
 
47
#define CVMX_CIU_INTX_EN4_1_W1C(offset) (CVMX_ADD_IO_SEG(0x0001070000002C88ull) + ((offset) & 15) * 16)
 
48
#define CVMX_CIU_INTX_EN4_1_W1S(offset) (CVMX_ADD_IO_SEG(0x0001070000006C88ull) + ((offset) & 15) * 16)
 
49
#define CVMX_CIU_INTX_SUM0(offset) (CVMX_ADD_IO_SEG(0x0001070000000000ull) + ((offset) & 63) * 8)
 
50
#define CVMX_CIU_INTX_SUM4(offset) (CVMX_ADD_IO_SEG(0x0001070000000C00ull) + ((offset) & 15) * 8)
 
51
#define CVMX_CIU_INT_DBG_SEL (CVMX_ADD_IO_SEG(0x00010700000007D0ull))
 
52
#define CVMX_CIU_INT_SUM1 (CVMX_ADD_IO_SEG(0x0001070000000108ull))
 
53
#define CVMX_CIU_MBOX_CLRX(offset) (CVMX_ADD_IO_SEG(0x0001070000000680ull) + ((offset) & 15) * 8)
 
54
#define CVMX_CIU_MBOX_SETX(offset) (CVMX_ADD_IO_SEG(0x0001070000000600ull) + ((offset) & 15) * 8)
 
55
#define CVMX_CIU_NMI (CVMX_ADD_IO_SEG(0x0001070000000718ull))
 
56
#define CVMX_CIU_PCI_INTA (CVMX_ADD_IO_SEG(0x0001070000000750ull))
 
57
#define CVMX_CIU_PP_DBG (CVMX_ADD_IO_SEG(0x0001070000000708ull))
 
58
#define CVMX_CIU_PP_POKEX(offset) (CVMX_ADD_IO_SEG(0x0001070000000580ull) + ((offset) & 15) * 8)
 
59
#define CVMX_CIU_PP_RST (CVMX_ADD_IO_SEG(0x0001070000000700ull))
 
60
#define CVMX_CIU_QLM0 (CVMX_ADD_IO_SEG(0x0001070000000780ull))
 
61
#define CVMX_CIU_QLM1 (CVMX_ADD_IO_SEG(0x0001070000000788ull))
 
62
#define CVMX_CIU_QLM2 (CVMX_ADD_IO_SEG(0x0001070000000790ull))
 
63
#define CVMX_CIU_QLM_DCOK (CVMX_ADD_IO_SEG(0x0001070000000760ull))
 
64
#define CVMX_CIU_QLM_JTGC (CVMX_ADD_IO_SEG(0x0001070000000768ull))
 
65
#define CVMX_CIU_QLM_JTGD (CVMX_ADD_IO_SEG(0x0001070000000770ull))
 
66
#define CVMX_CIU_SOFT_BIST (CVMX_ADD_IO_SEG(0x0001070000000738ull))
 
67
#define CVMX_CIU_SOFT_PRST (CVMX_ADD_IO_SEG(0x0001070000000748ull))
 
68
#define CVMX_CIU_SOFT_PRST1 (CVMX_ADD_IO_SEG(0x0001070000000758ull))
 
69
#define CVMX_CIU_SOFT_RST (CVMX_ADD_IO_SEG(0x0001070000000740ull))
 
70
#define CVMX_CIU_TIMX(offset) (CVMX_ADD_IO_SEG(0x0001070000000480ull) + ((offset) & 3) * 8)
 
71
#define CVMX_CIU_WDOGX(offset) (CVMX_ADD_IO_SEG(0x0001070000000500ull) + ((offset) & 15) * 8)
101
72
 
102
73
union cvmx_ciu_bist {
103
74
        uint64_t u64;
104
75
        struct cvmx_ciu_bist_s {
 
76
                uint64_t reserved_5_63:59;
 
77
                uint64_t bist:5;
 
78
        } s;
 
79
        struct cvmx_ciu_bist_cn30xx {
105
80
                uint64_t reserved_4_63:60;
106
81
                uint64_t bist:4;
107
 
        } s;
108
 
        struct cvmx_ciu_bist_s cn30xx;
109
 
        struct cvmx_ciu_bist_s cn31xx;
110
 
        struct cvmx_ciu_bist_s cn38xx;
111
 
        struct cvmx_ciu_bist_s cn38xxp2;
 
82
        } cn30xx;
 
83
        struct cvmx_ciu_bist_cn30xx cn31xx;
 
84
        struct cvmx_ciu_bist_cn30xx cn38xx;
 
85
        struct cvmx_ciu_bist_cn30xx cn38xxp2;
112
86
        struct cvmx_ciu_bist_cn50xx {
113
87
                uint64_t reserved_2_63:62;
114
88
                uint64_t bist:2;
118
92
                uint64_t bist:3;
119
93
        } cn52xx;
120
94
        struct cvmx_ciu_bist_cn52xx cn52xxp1;
121
 
        struct cvmx_ciu_bist_s cn56xx;
122
 
        struct cvmx_ciu_bist_s cn56xxp1;
123
 
        struct cvmx_ciu_bist_s cn58xx;
124
 
        struct cvmx_ciu_bist_s cn58xxp1;
 
95
        struct cvmx_ciu_bist_cn30xx cn56xx;
 
96
        struct cvmx_ciu_bist_cn30xx cn56xxp1;
 
97
        struct cvmx_ciu_bist_cn30xx cn58xx;
 
98
        struct cvmx_ciu_bist_cn30xx cn58xxp1;
 
99
        struct cvmx_ciu_bist_s cn63xx;
 
100
        struct cvmx_ciu_bist_s cn63xxp1;
 
101
};
 
102
 
 
103
union cvmx_ciu_block_int {
 
104
        uint64_t u64;
 
105
        struct cvmx_ciu_block_int_s {
 
106
                uint64_t reserved_43_63:21;
 
107
                uint64_t ptp:1;
 
108
                uint64_t dpi:1;
 
109
                uint64_t dfm:1;
 
110
                uint64_t reserved_34_39:6;
 
111
                uint64_t srio1:1;
 
112
                uint64_t srio0:1;
 
113
                uint64_t reserved_31_31:1;
 
114
                uint64_t iob:1;
 
115
                uint64_t reserved_29_29:1;
 
116
                uint64_t agl:1;
 
117
                uint64_t reserved_27_27:1;
 
118
                uint64_t pem1:1;
 
119
                uint64_t pem0:1;
 
120
                uint64_t reserved_23_24:2;
 
121
                uint64_t asxpcs0:1;
 
122
                uint64_t reserved_21_21:1;
 
123
                uint64_t pip:1;
 
124
                uint64_t reserved_18_19:2;
 
125
                uint64_t lmc0:1;
 
126
                uint64_t l2c:1;
 
127
                uint64_t reserved_15_15:1;
 
128
                uint64_t rad:1;
 
129
                uint64_t usb:1;
 
130
                uint64_t pow:1;
 
131
                uint64_t tim:1;
 
132
                uint64_t pko:1;
 
133
                uint64_t ipd:1;
 
134
                uint64_t reserved_8_8:1;
 
135
                uint64_t zip:1;
 
136
                uint64_t dfa:1;
 
137
                uint64_t fpa:1;
 
138
                uint64_t key:1;
 
139
                uint64_t sli:1;
 
140
                uint64_t reserved_2_2:1;
 
141
                uint64_t gmx0:1;
 
142
                uint64_t mio:1;
 
143
        } s;
 
144
        struct cvmx_ciu_block_int_s cn63xx;
 
145
        struct cvmx_ciu_block_int_s cn63xxp1;
125
146
};
126
147
 
127
148
union cvmx_ciu_dint {
153
174
        struct cvmx_ciu_dint_cn56xx cn56xxp1;
154
175
        struct cvmx_ciu_dint_s cn58xx;
155
176
        struct cvmx_ciu_dint_s cn58xxp1;
 
177
        struct cvmx_ciu_dint_cn63xx {
 
178
                uint64_t reserved_6_63:58;
 
179
                uint64_t dint:6;
 
180
        } cn63xx;
 
181
        struct cvmx_ciu_dint_cn63xx cn63xxp1;
156
182
};
157
183
 
158
184
union cvmx_ciu_fuse {
184
210
        struct cvmx_ciu_fuse_cn56xx cn56xxp1;
185
211
        struct cvmx_ciu_fuse_s cn58xx;
186
212
        struct cvmx_ciu_fuse_s cn58xxp1;
 
213
        struct cvmx_ciu_fuse_cn63xx {
 
214
                uint64_t reserved_6_63:58;
 
215
                uint64_t fuse:6;
 
216
        } cn63xx;
 
217
        struct cvmx_ciu_fuse_cn63xx cn63xxp1;
187
218
};
188
219
 
189
220
union cvmx_ciu_gstop {
203
234
        struct cvmx_ciu_gstop_s cn56xxp1;
204
235
        struct cvmx_ciu_gstop_s cn58xx;
205
236
        struct cvmx_ciu_gstop_s cn58xxp1;
 
237
        struct cvmx_ciu_gstop_s cn63xx;
 
238
        struct cvmx_ciu_gstop_s cn63xxp1;
206
239
};
207
240
 
208
241
union cvmx_ciu_intx_en0 {
343
376
        struct cvmx_ciu_intx_en0_cn56xx cn56xxp1;
344
377
        struct cvmx_ciu_intx_en0_cn38xx cn58xx;
345
378
        struct cvmx_ciu_intx_en0_cn38xx cn58xxp1;
 
379
        struct cvmx_ciu_intx_en0_cn52xx cn63xx;
 
380
        struct cvmx_ciu_intx_en0_cn52xx cn63xxp1;
346
381
};
347
382
 
348
383
union cvmx_ciu_intx_en0_w1c {
412
447
                uint64_t gpio:16;
413
448
                uint64_t workq:16;
414
449
        } cn58xx;
 
450
        struct cvmx_ciu_intx_en0_w1c_cn52xx cn63xx;
 
451
        struct cvmx_ciu_intx_en0_w1c_cn52xx cn63xxp1;
415
452
};
416
453
 
417
454
union cvmx_ciu_intx_en0_w1s {
481
518
                uint64_t gpio:16;
482
519
                uint64_t workq:16;
483
520
        } cn58xx;
 
521
        struct cvmx_ciu_intx_en0_w1s_cn52xx cn63xx;
 
522
        struct cvmx_ciu_intx_en0_w1s_cn52xx cn63xxp1;
484
523
};
485
524
 
486
525
union cvmx_ciu_intx_en1 {
487
526
        uint64_t u64;
488
527
        struct cvmx_ciu_intx_en1_s {
489
 
                uint64_t reserved_20_63:44;
 
528
                uint64_t rst:1;
 
529
                uint64_t reserved_57_62:6;
 
530
                uint64_t dfm:1;
 
531
                uint64_t reserved_53_55:3;
 
532
                uint64_t lmc0:1;
 
533
                uint64_t srio1:1;
 
534
                uint64_t srio0:1;
 
535
                uint64_t pem1:1;
 
536
                uint64_t pem0:1;
 
537
                uint64_t ptp:1;
 
538
                uint64_t agl:1;
 
539
                uint64_t reserved_37_45:9;
 
540
                uint64_t agx0:1;
 
541
                uint64_t dpi:1;
 
542
                uint64_t sli:1;
 
543
                uint64_t usb:1;
 
544
                uint64_t dfa:1;
 
545
                uint64_t key:1;
 
546
                uint64_t rad:1;
 
547
                uint64_t tim:1;
 
548
                uint64_t zip:1;
 
549
                uint64_t pko:1;
 
550
                uint64_t pip:1;
 
551
                uint64_t ipd:1;
 
552
                uint64_t l2c:1;
 
553
                uint64_t pow:1;
 
554
                uint64_t fpa:1;
 
555
                uint64_t iob:1;
 
556
                uint64_t mio:1;
490
557
                uint64_t nand:1;
491
558
                uint64_t mii1:1;
492
559
                uint64_t usb1:1;
531
598
        struct cvmx_ciu_intx_en1_cn56xx cn56xxp1;
532
599
        struct cvmx_ciu_intx_en1_cn38xx cn58xx;
533
600
        struct cvmx_ciu_intx_en1_cn38xx cn58xxp1;
 
601
        struct cvmx_ciu_intx_en1_cn63xx {
 
602
                uint64_t rst:1;
 
603
                uint64_t reserved_57_62:6;
 
604
                uint64_t dfm:1;
 
605
                uint64_t reserved_53_55:3;
 
606
                uint64_t lmc0:1;
 
607
                uint64_t srio1:1;
 
608
                uint64_t srio0:1;
 
609
                uint64_t pem1:1;
 
610
                uint64_t pem0:1;
 
611
                uint64_t ptp:1;
 
612
                uint64_t agl:1;
 
613
                uint64_t reserved_37_45:9;
 
614
                uint64_t agx0:1;
 
615
                uint64_t dpi:1;
 
616
                uint64_t sli:1;
 
617
                uint64_t usb:1;
 
618
                uint64_t dfa:1;
 
619
                uint64_t key:1;
 
620
                uint64_t rad:1;
 
621
                uint64_t tim:1;
 
622
                uint64_t zip:1;
 
623
                uint64_t pko:1;
 
624
                uint64_t pip:1;
 
625
                uint64_t ipd:1;
 
626
                uint64_t l2c:1;
 
627
                uint64_t pow:1;
 
628
                uint64_t fpa:1;
 
629
                uint64_t iob:1;
 
630
                uint64_t mio:1;
 
631
                uint64_t nand:1;
 
632
                uint64_t mii1:1;
 
633
                uint64_t reserved_6_17:12;
 
634
                uint64_t wdog:6;
 
635
        } cn63xx;
 
636
        struct cvmx_ciu_intx_en1_cn63xx cn63xxp1;
534
637
};
535
638
 
536
639
union cvmx_ciu_intx_en1_w1c {
537
640
        uint64_t u64;
538
641
        struct cvmx_ciu_intx_en1_w1c_s {
539
 
                uint64_t reserved_20_63:44;
 
642
                uint64_t rst:1;
 
643
                uint64_t reserved_57_62:6;
 
644
                uint64_t dfm:1;
 
645
                uint64_t reserved_53_55:3;
 
646
                uint64_t lmc0:1;
 
647
                uint64_t srio1:1;
 
648
                uint64_t srio0:1;
 
649
                uint64_t pem1:1;
 
650
                uint64_t pem0:1;
 
651
                uint64_t ptp:1;
 
652
                uint64_t agl:1;
 
653
                uint64_t reserved_37_45:9;
 
654
                uint64_t agx0:1;
 
655
                uint64_t dpi:1;
 
656
                uint64_t sli:1;
 
657
                uint64_t usb:1;
 
658
                uint64_t dfa:1;
 
659
                uint64_t key:1;
 
660
                uint64_t rad:1;
 
661
                uint64_t tim:1;
 
662
                uint64_t zip:1;
 
663
                uint64_t pko:1;
 
664
                uint64_t pip:1;
 
665
                uint64_t ipd:1;
 
666
                uint64_t l2c:1;
 
667
                uint64_t pow:1;
 
668
                uint64_t fpa:1;
 
669
                uint64_t iob:1;
 
670
                uint64_t mio:1;
540
671
                uint64_t nand:1;
541
672
                uint64_t mii1:1;
542
673
                uint64_t usb1:1;
560
691
                uint64_t reserved_16_63:48;
561
692
                uint64_t wdog:16;
562
693
        } cn58xx;
 
694
        struct cvmx_ciu_intx_en1_w1c_cn63xx {
 
695
                uint64_t rst:1;
 
696
                uint64_t reserved_57_62:6;
 
697
                uint64_t dfm:1;
 
698
                uint64_t reserved_53_55:3;
 
699
                uint64_t lmc0:1;
 
700
                uint64_t srio1:1;
 
701
                uint64_t srio0:1;
 
702
                uint64_t pem1:1;
 
703
                uint64_t pem0:1;
 
704
                uint64_t ptp:1;
 
705
                uint64_t agl:1;
 
706
                uint64_t reserved_37_45:9;
 
707
                uint64_t agx0:1;
 
708
                uint64_t dpi:1;
 
709
                uint64_t sli:1;
 
710
                uint64_t usb:1;
 
711
                uint64_t dfa:1;
 
712
                uint64_t key:1;
 
713
                uint64_t rad:1;
 
714
                uint64_t tim:1;
 
715
                uint64_t zip:1;
 
716
                uint64_t pko:1;
 
717
                uint64_t pip:1;
 
718
                uint64_t ipd:1;
 
719
                uint64_t l2c:1;
 
720
                uint64_t pow:1;
 
721
                uint64_t fpa:1;
 
722
                uint64_t iob:1;
 
723
                uint64_t mio:1;
 
724
                uint64_t nand:1;
 
725
                uint64_t mii1:1;
 
726
                uint64_t reserved_6_17:12;
 
727
                uint64_t wdog:6;
 
728
        } cn63xx;
 
729
        struct cvmx_ciu_intx_en1_w1c_cn63xx cn63xxp1;
563
730
};
564
731
 
565
732
union cvmx_ciu_intx_en1_w1s {
566
733
        uint64_t u64;
567
734
        struct cvmx_ciu_intx_en1_w1s_s {
568
 
                uint64_t reserved_20_63:44;
 
735
                uint64_t rst:1;
 
736
                uint64_t reserved_57_62:6;
 
737
                uint64_t dfm:1;
 
738
                uint64_t reserved_53_55:3;
 
739
                uint64_t lmc0:1;
 
740
                uint64_t srio1:1;
 
741
                uint64_t srio0:1;
 
742
                uint64_t pem1:1;
 
743
                uint64_t pem0:1;
 
744
                uint64_t ptp:1;
 
745
                uint64_t agl:1;
 
746
                uint64_t reserved_37_45:9;
 
747
                uint64_t agx0:1;
 
748
                uint64_t dpi:1;
 
749
                uint64_t sli:1;
 
750
                uint64_t usb:1;
 
751
                uint64_t dfa:1;
 
752
                uint64_t key:1;
 
753
                uint64_t rad:1;
 
754
                uint64_t tim:1;
 
755
                uint64_t zip:1;
 
756
                uint64_t pko:1;
 
757
                uint64_t pip:1;
 
758
                uint64_t ipd:1;
 
759
                uint64_t l2c:1;
 
760
                uint64_t pow:1;
 
761
                uint64_t fpa:1;
 
762
                uint64_t iob:1;
 
763
                uint64_t mio:1;
569
764
                uint64_t nand:1;
570
765
                uint64_t mii1:1;
571
766
                uint64_t usb1:1;
589
784
                uint64_t reserved_16_63:48;
590
785
                uint64_t wdog:16;
591
786
        } cn58xx;
 
787
        struct cvmx_ciu_intx_en1_w1s_cn63xx {
 
788
                uint64_t rst:1;
 
789
                uint64_t reserved_57_62:6;
 
790
                uint64_t dfm:1;
 
791
                uint64_t reserved_53_55:3;
 
792
                uint64_t lmc0:1;
 
793
                uint64_t srio1:1;
 
794
                uint64_t srio0:1;
 
795
                uint64_t pem1:1;
 
796
                uint64_t pem0:1;
 
797
                uint64_t ptp:1;
 
798
                uint64_t agl:1;
 
799
                uint64_t reserved_37_45:9;
 
800
                uint64_t agx0:1;
 
801
                uint64_t dpi:1;
 
802
                uint64_t sli:1;
 
803
                uint64_t usb:1;
 
804
                uint64_t dfa:1;
 
805
                uint64_t key:1;
 
806
                uint64_t rad:1;
 
807
                uint64_t tim:1;
 
808
                uint64_t zip:1;
 
809
                uint64_t pko:1;
 
810
                uint64_t pip:1;
 
811
                uint64_t ipd:1;
 
812
                uint64_t l2c:1;
 
813
                uint64_t pow:1;
 
814
                uint64_t fpa:1;
 
815
                uint64_t iob:1;
 
816
                uint64_t mio:1;
 
817
                uint64_t nand:1;
 
818
                uint64_t mii1:1;
 
819
                uint64_t reserved_6_17:12;
 
820
                uint64_t wdog:6;
 
821
        } cn63xx;
 
822
        struct cvmx_ciu_intx_en1_w1s_cn63xx cn63xxp1;
592
823
};
593
824
 
594
825
union cvmx_ciu_intx_en4_0 {
705
936
                uint64_t workq:16;
706
937
        } cn58xx;
707
938
        struct cvmx_ciu_intx_en4_0_cn58xx cn58xxp1;
 
939
        struct cvmx_ciu_intx_en4_0_cn52xx cn63xx;
 
940
        struct cvmx_ciu_intx_en4_0_cn52xx cn63xxp1;
708
941
};
709
942
 
710
943
union cvmx_ciu_intx_en4_0_w1c {
774
1007
                uint64_t gpio:16;
775
1008
                uint64_t workq:16;
776
1009
        } cn58xx;
 
1010
        struct cvmx_ciu_intx_en4_0_w1c_cn52xx cn63xx;
 
1011
        struct cvmx_ciu_intx_en4_0_w1c_cn52xx cn63xxp1;
777
1012
};
778
1013
 
779
1014
union cvmx_ciu_intx_en4_0_w1s {
843
1078
                uint64_t gpio:16;
844
1079
                uint64_t workq:16;
845
1080
        } cn58xx;
 
1081
        struct cvmx_ciu_intx_en4_0_w1s_cn52xx cn63xx;
 
1082
        struct cvmx_ciu_intx_en4_0_w1s_cn52xx cn63xxp1;
846
1083
};
847
1084
 
848
1085
union cvmx_ciu_intx_en4_1 {
849
1086
        uint64_t u64;
850
1087
        struct cvmx_ciu_intx_en4_1_s {
851
 
                uint64_t reserved_20_63:44;
 
1088
                uint64_t rst:1;
 
1089
                uint64_t reserved_57_62:6;
 
1090
                uint64_t dfm:1;
 
1091
                uint64_t reserved_53_55:3;
 
1092
                uint64_t lmc0:1;
 
1093
                uint64_t srio1:1;
 
1094
                uint64_t srio0:1;
 
1095
                uint64_t pem1:1;
 
1096
                uint64_t pem0:1;
 
1097
                uint64_t ptp:1;
 
1098
                uint64_t agl:1;
 
1099
                uint64_t reserved_37_45:9;
 
1100
                uint64_t agx0:1;
 
1101
                uint64_t dpi:1;
 
1102
                uint64_t sli:1;
 
1103
                uint64_t usb:1;
 
1104
                uint64_t dfa:1;
 
1105
                uint64_t key:1;
 
1106
                uint64_t rad:1;
 
1107
                uint64_t tim:1;
 
1108
                uint64_t zip:1;
 
1109
                uint64_t pko:1;
 
1110
                uint64_t pip:1;
 
1111
                uint64_t ipd:1;
 
1112
                uint64_t l2c:1;
 
1113
                uint64_t pow:1;
 
1114
                uint64_t fpa:1;
 
1115
                uint64_t iob:1;
 
1116
                uint64_t mio:1;
852
1117
                uint64_t nand:1;
853
1118
                uint64_t mii1:1;
854
1119
                uint64_t usb1:1;
886
1151
                uint64_t wdog:16;
887
1152
        } cn58xx;
888
1153
        struct cvmx_ciu_intx_en4_1_cn58xx cn58xxp1;
 
1154
        struct cvmx_ciu_intx_en4_1_cn63xx {
 
1155
                uint64_t rst:1;
 
1156
                uint64_t reserved_57_62:6;
 
1157
                uint64_t dfm:1;
 
1158
                uint64_t reserved_53_55:3;
 
1159
                uint64_t lmc0:1;
 
1160
                uint64_t srio1:1;
 
1161
                uint64_t srio0:1;
 
1162
                uint64_t pem1:1;
 
1163
                uint64_t pem0:1;
 
1164
                uint64_t ptp:1;
 
1165
                uint64_t agl:1;
 
1166
                uint64_t reserved_37_45:9;
 
1167
                uint64_t agx0:1;
 
1168
                uint64_t dpi:1;
 
1169
                uint64_t sli:1;
 
1170
                uint64_t usb:1;
 
1171
                uint64_t dfa:1;
 
1172
                uint64_t key:1;
 
1173
                uint64_t rad:1;
 
1174
                uint64_t tim:1;
 
1175
                uint64_t zip:1;
 
1176
                uint64_t pko:1;
 
1177
                uint64_t pip:1;
 
1178
                uint64_t ipd:1;
 
1179
                uint64_t l2c:1;
 
1180
                uint64_t pow:1;
 
1181
                uint64_t fpa:1;
 
1182
                uint64_t iob:1;
 
1183
                uint64_t mio:1;
 
1184
                uint64_t nand:1;
 
1185
                uint64_t mii1:1;
 
1186
                uint64_t reserved_6_17:12;
 
1187
                uint64_t wdog:6;
 
1188
        } cn63xx;
 
1189
        struct cvmx_ciu_intx_en4_1_cn63xx cn63xxp1;
889
1190
};
890
1191
 
891
1192
union cvmx_ciu_intx_en4_1_w1c {
892
1193
        uint64_t u64;
893
1194
        struct cvmx_ciu_intx_en4_1_w1c_s {
894
 
                uint64_t reserved_20_63:44;
 
1195
                uint64_t rst:1;
 
1196
                uint64_t reserved_57_62:6;
 
1197
                uint64_t dfm:1;
 
1198
                uint64_t reserved_53_55:3;
 
1199
                uint64_t lmc0:1;
 
1200
                uint64_t srio1:1;
 
1201
                uint64_t srio0:1;
 
1202
                uint64_t pem1:1;
 
1203
                uint64_t pem0:1;
 
1204
                uint64_t ptp:1;
 
1205
                uint64_t agl:1;
 
1206
                uint64_t reserved_37_45:9;
 
1207
                uint64_t agx0:1;
 
1208
                uint64_t dpi:1;
 
1209
                uint64_t sli:1;
 
1210
                uint64_t usb:1;
 
1211
                uint64_t dfa:1;
 
1212
                uint64_t key:1;
 
1213
                uint64_t rad:1;
 
1214
                uint64_t tim:1;
 
1215
                uint64_t zip:1;
 
1216
                uint64_t pko:1;
 
1217
                uint64_t pip:1;
 
1218
                uint64_t ipd:1;
 
1219
                uint64_t l2c:1;
 
1220
                uint64_t pow:1;
 
1221
                uint64_t fpa:1;
 
1222
                uint64_t iob:1;
 
1223
                uint64_t mio:1;
895
1224
                uint64_t nand:1;
896
1225
                uint64_t mii1:1;
897
1226
                uint64_t usb1:1;
915
1244
                uint64_t reserved_16_63:48;
916
1245
                uint64_t wdog:16;
917
1246
        } cn58xx;
 
1247
        struct cvmx_ciu_intx_en4_1_w1c_cn63xx {
 
1248
                uint64_t rst:1;
 
1249
                uint64_t reserved_57_62:6;
 
1250
                uint64_t dfm:1;
 
1251
                uint64_t reserved_53_55:3;
 
1252
                uint64_t lmc0:1;
 
1253
                uint64_t srio1:1;
 
1254
                uint64_t srio0:1;
 
1255
                uint64_t pem1:1;
 
1256
                uint64_t pem0:1;
 
1257
                uint64_t ptp:1;
 
1258
                uint64_t agl:1;
 
1259
                uint64_t reserved_37_45:9;
 
1260
                uint64_t agx0:1;
 
1261
                uint64_t dpi:1;
 
1262
                uint64_t sli:1;
 
1263
                uint64_t usb:1;
 
1264
                uint64_t dfa:1;
 
1265
                uint64_t key:1;
 
1266
                uint64_t rad:1;
 
1267
                uint64_t tim:1;
 
1268
                uint64_t zip:1;
 
1269
                uint64_t pko:1;
 
1270
                uint64_t pip:1;
 
1271
                uint64_t ipd:1;
 
1272
                uint64_t l2c:1;
 
1273
                uint64_t pow:1;
 
1274
                uint64_t fpa:1;
 
1275
                uint64_t iob:1;
 
1276
                uint64_t mio:1;
 
1277
                uint64_t nand:1;
 
1278
                uint64_t mii1:1;
 
1279
                uint64_t reserved_6_17:12;
 
1280
                uint64_t wdog:6;
 
1281
        } cn63xx;
 
1282
        struct cvmx_ciu_intx_en4_1_w1c_cn63xx cn63xxp1;
918
1283
};
919
1284
 
920
1285
union cvmx_ciu_intx_en4_1_w1s {
921
1286
        uint64_t u64;
922
1287
        struct cvmx_ciu_intx_en4_1_w1s_s {
923
 
                uint64_t reserved_20_63:44;
 
1288
                uint64_t rst:1;
 
1289
                uint64_t reserved_57_62:6;
 
1290
                uint64_t dfm:1;
 
1291
                uint64_t reserved_53_55:3;
 
1292
                uint64_t lmc0:1;
 
1293
                uint64_t srio1:1;
 
1294
                uint64_t srio0:1;
 
1295
                uint64_t pem1:1;
 
1296
                uint64_t pem0:1;
 
1297
                uint64_t ptp:1;
 
1298
                uint64_t agl:1;
 
1299
                uint64_t reserved_37_45:9;
 
1300
                uint64_t agx0:1;
 
1301
                uint64_t dpi:1;
 
1302
                uint64_t sli:1;
 
1303
                uint64_t usb:1;
 
1304
                uint64_t dfa:1;
 
1305
                uint64_t key:1;
 
1306
                uint64_t rad:1;
 
1307
                uint64_t tim:1;
 
1308
                uint64_t zip:1;
 
1309
                uint64_t pko:1;
 
1310
                uint64_t pip:1;
 
1311
                uint64_t ipd:1;
 
1312
                uint64_t l2c:1;
 
1313
                uint64_t pow:1;
 
1314
                uint64_t fpa:1;
 
1315
                uint64_t iob:1;
 
1316
                uint64_t mio:1;
924
1317
                uint64_t nand:1;
925
1318
                uint64_t mii1:1;
926
1319
                uint64_t usb1:1;
944
1337
                uint64_t reserved_16_63:48;
945
1338
                uint64_t wdog:16;
946
1339
        } cn58xx;
 
1340
        struct cvmx_ciu_intx_en4_1_w1s_cn63xx {
 
1341
                uint64_t rst:1;
 
1342
                uint64_t reserved_57_62:6;
 
1343
                uint64_t dfm:1;
 
1344
                uint64_t reserved_53_55:3;
 
1345
                uint64_t lmc0:1;
 
1346
                uint64_t srio1:1;
 
1347
                uint64_t srio0:1;
 
1348
                uint64_t pem1:1;
 
1349
                uint64_t pem0:1;
 
1350
                uint64_t ptp:1;
 
1351
                uint64_t agl:1;
 
1352
                uint64_t reserved_37_45:9;
 
1353
                uint64_t agx0:1;
 
1354
                uint64_t dpi:1;
 
1355
                uint64_t sli:1;
 
1356
                uint64_t usb:1;
 
1357
                uint64_t dfa:1;
 
1358
                uint64_t key:1;
 
1359
                uint64_t rad:1;
 
1360
                uint64_t tim:1;
 
1361
                uint64_t zip:1;
 
1362
                uint64_t pko:1;
 
1363
                uint64_t pip:1;
 
1364
                uint64_t ipd:1;
 
1365
                uint64_t l2c:1;
 
1366
                uint64_t pow:1;
 
1367
                uint64_t fpa:1;
 
1368
                uint64_t iob:1;
 
1369
                uint64_t mio:1;
 
1370
                uint64_t nand:1;
 
1371
                uint64_t mii1:1;
 
1372
                uint64_t reserved_6_17:12;
 
1373
                uint64_t wdog:6;
 
1374
        } cn63xx;
 
1375
        struct cvmx_ciu_intx_en4_1_w1s_cn63xx cn63xxp1;
947
1376
};
948
1377
 
949
1378
union cvmx_ciu_intx_sum0 {
1084
1513
        struct cvmx_ciu_intx_sum0_cn56xx cn56xxp1;
1085
1514
        struct cvmx_ciu_intx_sum0_cn38xx cn58xx;
1086
1515
        struct cvmx_ciu_intx_sum0_cn38xx cn58xxp1;
 
1516
        struct cvmx_ciu_intx_sum0_cn52xx cn63xx;
 
1517
        struct cvmx_ciu_intx_sum0_cn52xx cn63xxp1;
1087
1518
};
1088
1519
 
1089
1520
union cvmx_ciu_intx_sum4 {
1200
1631
                uint64_t workq:16;
1201
1632
        } cn58xx;
1202
1633
        struct cvmx_ciu_intx_sum4_cn58xx cn58xxp1;
 
1634
        struct cvmx_ciu_intx_sum4_cn52xx cn63xx;
 
1635
        struct cvmx_ciu_intx_sum4_cn52xx cn63xxp1;
 
1636
};
 
1637
 
 
1638
union cvmx_ciu_int33_sum0 {
 
1639
        uint64_t u64;
 
1640
        struct cvmx_ciu_int33_sum0_s {
 
1641
                uint64_t bootdma:1;
 
1642
                uint64_t mii:1;
 
1643
                uint64_t ipdppthr:1;
 
1644
                uint64_t powiq:1;
 
1645
                uint64_t twsi2:1;
 
1646
                uint64_t reserved_57_58:2;
 
1647
                uint64_t usb:1;
 
1648
                uint64_t timer:4;
 
1649
                uint64_t reserved_51_51:1;
 
1650
                uint64_t ipd_drp:1;
 
1651
                uint64_t reserved_49_49:1;
 
1652
                uint64_t gmx_drp:1;
 
1653
                uint64_t trace:1;
 
1654
                uint64_t rml:1;
 
1655
                uint64_t twsi:1;
 
1656
                uint64_t wdog_sum:1;
 
1657
                uint64_t pci_msi:4;
 
1658
                uint64_t pci_int:4;
 
1659
                uint64_t uart:2;
 
1660
                uint64_t mbox:2;
 
1661
                uint64_t gpio:16;
 
1662
                uint64_t workq:16;
 
1663
        } s;
 
1664
        struct cvmx_ciu_int33_sum0_s cn63xx;
 
1665
        struct cvmx_ciu_int33_sum0_s cn63xxp1;
 
1666
};
 
1667
 
 
1668
union cvmx_ciu_int_dbg_sel {
 
1669
        uint64_t u64;
 
1670
        struct cvmx_ciu_int_dbg_sel_s {
 
1671
                uint64_t reserved_19_63:45;
 
1672
                uint64_t sel:3;
 
1673
                uint64_t reserved_10_15:6;
 
1674
                uint64_t irq:2;
 
1675
                uint64_t reserved_3_7:5;
 
1676
                uint64_t pp:3;
 
1677
        } s;
 
1678
        struct cvmx_ciu_int_dbg_sel_s cn63xx;
1203
1679
};
1204
1680
 
1205
1681
union cvmx_ciu_int_sum1 {
1206
1682
        uint64_t u64;
1207
1683
        struct cvmx_ciu_int_sum1_s {
1208
 
                uint64_t reserved_20_63:44;
 
1684
                uint64_t rst:1;
 
1685
                uint64_t reserved_57_62:6;
 
1686
                uint64_t dfm:1;
 
1687
                uint64_t reserved_53_55:3;
 
1688
                uint64_t lmc0:1;
 
1689
                uint64_t srio1:1;
 
1690
                uint64_t srio0:1;
 
1691
                uint64_t pem1:1;
 
1692
                uint64_t pem0:1;
 
1693
                uint64_t ptp:1;
 
1694
                uint64_t agl:1;
 
1695
                uint64_t reserved_37_45:9;
 
1696
                uint64_t agx0:1;
 
1697
                uint64_t dpi:1;
 
1698
                uint64_t sli:1;
 
1699
                uint64_t usb:1;
 
1700
                uint64_t dfa:1;
 
1701
                uint64_t key:1;
 
1702
                uint64_t rad:1;
 
1703
                uint64_t tim:1;
 
1704
                uint64_t zip:1;
 
1705
                uint64_t pko:1;
 
1706
                uint64_t pip:1;
 
1707
                uint64_t ipd:1;
 
1708
                uint64_t l2c:1;
 
1709
                uint64_t pow:1;
 
1710
                uint64_t fpa:1;
 
1711
                uint64_t iob:1;
 
1712
                uint64_t mio:1;
1209
1713
                uint64_t nand:1;
1210
1714
                uint64_t mii1:1;
1211
1715
                uint64_t usb1:1;
1250
1754
        struct cvmx_ciu_int_sum1_cn56xx cn56xxp1;
1251
1755
        struct cvmx_ciu_int_sum1_cn38xx cn58xx;
1252
1756
        struct cvmx_ciu_int_sum1_cn38xx cn58xxp1;
 
1757
        struct cvmx_ciu_int_sum1_cn63xx {
 
1758
                uint64_t rst:1;
 
1759
                uint64_t reserved_57_62:6;
 
1760
                uint64_t dfm:1;
 
1761
                uint64_t reserved_53_55:3;
 
1762
                uint64_t lmc0:1;
 
1763
                uint64_t srio1:1;
 
1764
                uint64_t srio0:1;
 
1765
                uint64_t pem1:1;
 
1766
                uint64_t pem0:1;
 
1767
                uint64_t ptp:1;
 
1768
                uint64_t agl:1;
 
1769
                uint64_t reserved_37_45:9;
 
1770
                uint64_t agx0:1;
 
1771
                uint64_t dpi:1;
 
1772
                uint64_t sli:1;
 
1773
                uint64_t usb:1;
 
1774
                uint64_t dfa:1;
 
1775
                uint64_t key:1;
 
1776
                uint64_t rad:1;
 
1777
                uint64_t tim:1;
 
1778
                uint64_t zip:1;
 
1779
                uint64_t pko:1;
 
1780
                uint64_t pip:1;
 
1781
                uint64_t ipd:1;
 
1782
                uint64_t l2c:1;
 
1783
                uint64_t pow:1;
 
1784
                uint64_t fpa:1;
 
1785
                uint64_t iob:1;
 
1786
                uint64_t mio:1;
 
1787
                uint64_t nand:1;
 
1788
                uint64_t mii1:1;
 
1789
                uint64_t reserved_6_17:12;
 
1790
                uint64_t wdog:6;
 
1791
        } cn63xx;
 
1792
        struct cvmx_ciu_int_sum1_cn63xx cn63xxp1;
1253
1793
};
1254
1794
 
1255
1795
union cvmx_ciu_mbox_clrx {
1269
1809
        struct cvmx_ciu_mbox_clrx_s cn56xxp1;
1270
1810
        struct cvmx_ciu_mbox_clrx_s cn58xx;
1271
1811
        struct cvmx_ciu_mbox_clrx_s cn58xxp1;
 
1812
        struct cvmx_ciu_mbox_clrx_s cn63xx;
 
1813
        struct cvmx_ciu_mbox_clrx_s cn63xxp1;
1272
1814
};
1273
1815
 
1274
1816
union cvmx_ciu_mbox_setx {
1288
1830
        struct cvmx_ciu_mbox_setx_s cn56xxp1;
1289
1831
        struct cvmx_ciu_mbox_setx_s cn58xx;
1290
1832
        struct cvmx_ciu_mbox_setx_s cn58xxp1;
 
1833
        struct cvmx_ciu_mbox_setx_s cn63xx;
 
1834
        struct cvmx_ciu_mbox_setx_s cn63xxp1;
1291
1835
};
1292
1836
 
1293
1837
union cvmx_ciu_nmi {
1319
1863
        struct cvmx_ciu_nmi_cn56xx cn56xxp1;
1320
1864
        struct cvmx_ciu_nmi_s cn58xx;
1321
1865
        struct cvmx_ciu_nmi_s cn58xxp1;
 
1866
        struct cvmx_ciu_nmi_cn63xx {
 
1867
                uint64_t reserved_6_63:58;
 
1868
                uint64_t nmi:6;
 
1869
        } cn63xx;
 
1870
        struct cvmx_ciu_nmi_cn63xx cn63xxp1;
1322
1871
};
1323
1872
 
1324
1873
union cvmx_ciu_pci_inta {
1338
1887
        struct cvmx_ciu_pci_inta_s cn56xxp1;
1339
1888
        struct cvmx_ciu_pci_inta_s cn58xx;
1340
1889
        struct cvmx_ciu_pci_inta_s cn58xxp1;
 
1890
        struct cvmx_ciu_pci_inta_s cn63xx;
 
1891
        struct cvmx_ciu_pci_inta_s cn63xxp1;
1341
1892
};
1342
1893
 
1343
1894
union cvmx_ciu_pp_dbg {
1369
1920
        struct cvmx_ciu_pp_dbg_cn56xx cn56xxp1;
1370
1921
        struct cvmx_ciu_pp_dbg_s cn58xx;
1371
1922
        struct cvmx_ciu_pp_dbg_s cn58xxp1;
 
1923
        struct cvmx_ciu_pp_dbg_cn63xx {
 
1924
                uint64_t reserved_6_63:58;
 
1925
                uint64_t ppdbg:6;
 
1926
        } cn63xx;
 
1927
        struct cvmx_ciu_pp_dbg_cn63xx cn63xxp1;
1372
1928
};
1373
1929
 
1374
1930
union cvmx_ciu_pp_pokex {
1375
1931
        uint64_t u64;
1376
1932
        struct cvmx_ciu_pp_pokex_s {
1377
 
                uint64_t reserved_0_63:64;
 
1933
                uint64_t poke:64;
1378
1934
        } s;
1379
1935
        struct cvmx_ciu_pp_pokex_s cn30xx;
1380
1936
        struct cvmx_ciu_pp_pokex_s cn31xx;
1387
1943
        struct cvmx_ciu_pp_pokex_s cn56xxp1;
1388
1944
        struct cvmx_ciu_pp_pokex_s cn58xx;
1389
1945
        struct cvmx_ciu_pp_pokex_s cn58xxp1;
 
1946
        struct cvmx_ciu_pp_pokex_s cn63xx;
 
1947
        struct cvmx_ciu_pp_pokex_s cn63xxp1;
1390
1948
};
1391
1949
 
1392
1950
union cvmx_ciu_pp_rst {
1422
1980
        struct cvmx_ciu_pp_rst_cn56xx cn56xxp1;
1423
1981
        struct cvmx_ciu_pp_rst_s cn58xx;
1424
1982
        struct cvmx_ciu_pp_rst_s cn58xxp1;
 
1983
        struct cvmx_ciu_pp_rst_cn63xx {
 
1984
                uint64_t reserved_6_63:58;
 
1985
                uint64_t rst:5;
 
1986
                uint64_t rst0:1;
 
1987
        } cn63xx;
 
1988
        struct cvmx_ciu_pp_rst_cn63xx cn63xxp1;
 
1989
};
 
1990
 
 
1991
union cvmx_ciu_qlm0 {
 
1992
        uint64_t u64;
 
1993
        struct cvmx_ciu_qlm0_s {
 
1994
                uint64_t g2bypass:1;
 
1995
                uint64_t reserved_53_62:10;
 
1996
                uint64_t g2deemph:5;
 
1997
                uint64_t reserved_45_47:3;
 
1998
                uint64_t g2margin:5;
 
1999
                uint64_t reserved_32_39:8;
 
2000
                uint64_t txbypass:1;
 
2001
                uint64_t reserved_21_30:10;
 
2002
                uint64_t txdeemph:5;
 
2003
                uint64_t reserved_13_15:3;
 
2004
                uint64_t txmargin:5;
 
2005
                uint64_t reserved_4_7:4;
 
2006
                uint64_t lane_en:4;
 
2007
        } s;
 
2008
        struct cvmx_ciu_qlm0_s cn63xx;
 
2009
        struct cvmx_ciu_qlm0_cn63xxp1 {
 
2010
                uint64_t reserved_32_63:32;
 
2011
                uint64_t txbypass:1;
 
2012
                uint64_t reserved_20_30:11;
 
2013
                uint64_t txdeemph:4;
 
2014
                uint64_t reserved_13_15:3;
 
2015
                uint64_t txmargin:5;
 
2016
                uint64_t reserved_4_7:4;
 
2017
                uint64_t lane_en:4;
 
2018
        } cn63xxp1;
 
2019
};
 
2020
 
 
2021
union cvmx_ciu_qlm1 {
 
2022
        uint64_t u64;
 
2023
        struct cvmx_ciu_qlm1_s {
 
2024
                uint64_t g2bypass:1;
 
2025
                uint64_t reserved_53_62:10;
 
2026
                uint64_t g2deemph:5;
 
2027
                uint64_t reserved_45_47:3;
 
2028
                uint64_t g2margin:5;
 
2029
                uint64_t reserved_32_39:8;
 
2030
                uint64_t txbypass:1;
 
2031
                uint64_t reserved_21_30:10;
 
2032
                uint64_t txdeemph:5;
 
2033
                uint64_t reserved_13_15:3;
 
2034
                uint64_t txmargin:5;
 
2035
                uint64_t reserved_4_7:4;
 
2036
                uint64_t lane_en:4;
 
2037
        } s;
 
2038
        struct cvmx_ciu_qlm1_s cn63xx;
 
2039
        struct cvmx_ciu_qlm1_cn63xxp1 {
 
2040
                uint64_t reserved_32_63:32;
 
2041
                uint64_t txbypass:1;
 
2042
                uint64_t reserved_20_30:11;
 
2043
                uint64_t txdeemph:4;
 
2044
                uint64_t reserved_13_15:3;
 
2045
                uint64_t txmargin:5;
 
2046
                uint64_t reserved_4_7:4;
 
2047
                uint64_t lane_en:4;
 
2048
        } cn63xxp1;
 
2049
};
 
2050
 
 
2051
union cvmx_ciu_qlm2 {
 
2052
        uint64_t u64;
 
2053
        struct cvmx_ciu_qlm2_s {
 
2054
                uint64_t reserved_32_63:32;
 
2055
                uint64_t txbypass:1;
 
2056
                uint64_t reserved_21_30:10;
 
2057
                uint64_t txdeemph:5;
 
2058
                uint64_t reserved_13_15:3;
 
2059
                uint64_t txmargin:5;
 
2060
                uint64_t reserved_4_7:4;
 
2061
                uint64_t lane_en:4;
 
2062
        } s;
 
2063
        struct cvmx_ciu_qlm2_s cn63xx;
 
2064
        struct cvmx_ciu_qlm2_cn63xxp1 {
 
2065
                uint64_t reserved_32_63:32;
 
2066
                uint64_t txbypass:1;
 
2067
                uint64_t reserved_20_30:11;
 
2068
                uint64_t txdeemph:4;
 
2069
                uint64_t reserved_13_15:3;
 
2070
                uint64_t txmargin:5;
 
2071
                uint64_t reserved_4_7:4;
 
2072
                uint64_t lane_en:4;
 
2073
        } cn63xxp1;
1425
2074
};
1426
2075
 
1427
2076
union cvmx_ciu_qlm_dcok {
1459
2108
        struct cvmx_ciu_qlm_jtgc_cn52xx cn52xxp1;
1460
2109
        struct cvmx_ciu_qlm_jtgc_s cn56xx;
1461
2110
        struct cvmx_ciu_qlm_jtgc_s cn56xxp1;
 
2111
        struct cvmx_ciu_qlm_jtgc_cn63xx {
 
2112
                uint64_t reserved_11_63:53;
 
2113
                uint64_t clk_div:3;
 
2114
                uint64_t reserved_6_7:2;
 
2115
                uint64_t mux_sel:2;
 
2116
                uint64_t reserved_3_3:1;
 
2117
                uint64_t bypass:3;
 
2118
        } cn63xx;
 
2119
        struct cvmx_ciu_qlm_jtgc_cn63xx cn63xxp1;
1462
2120
};
1463
2121
 
1464
2122
union cvmx_ciu_qlm_jtgd {
1493
2151
                uint64_t shft_cnt:5;
1494
2152
                uint64_t shft_reg:32;
1495
2153
        } cn56xxp1;
 
2154
        struct cvmx_ciu_qlm_jtgd_cn63xx {
 
2155
                uint64_t capture:1;
 
2156
                uint64_t shift:1;
 
2157
                uint64_t update:1;
 
2158
                uint64_t reserved_43_60:18;
 
2159
                uint64_t select:3;
 
2160
                uint64_t reserved_37_39:3;
 
2161
                uint64_t shft_cnt:5;
 
2162
                uint64_t shft_reg:32;
 
2163
        } cn63xx;
 
2164
        struct cvmx_ciu_qlm_jtgd_cn63xx cn63xxp1;
1496
2165
};
1497
2166
 
1498
2167
union cvmx_ciu_soft_bist {
1512
2181
        struct cvmx_ciu_soft_bist_s cn56xxp1;
1513
2182
        struct cvmx_ciu_soft_bist_s cn58xx;
1514
2183
        struct cvmx_ciu_soft_bist_s cn58xxp1;
 
2184
        struct cvmx_ciu_soft_bist_s cn63xx;
 
2185
        struct cvmx_ciu_soft_bist_s cn63xxp1;
1515
2186
};
1516
2187
 
1517
2188
union cvmx_ciu_soft_prst {
1536
2207
        struct cvmx_ciu_soft_prst_cn52xx cn56xxp1;
1537
2208
        struct cvmx_ciu_soft_prst_s cn58xx;
1538
2209
        struct cvmx_ciu_soft_prst_s cn58xxp1;
 
2210
        struct cvmx_ciu_soft_prst_cn52xx cn63xx;
 
2211
        struct cvmx_ciu_soft_prst_cn52xx cn63xxp1;
1539
2212
};
1540
2213
 
1541
2214
union cvmx_ciu_soft_prst1 {
1548
2221
        struct cvmx_ciu_soft_prst1_s cn52xxp1;
1549
2222
        struct cvmx_ciu_soft_prst1_s cn56xx;
1550
2223
        struct cvmx_ciu_soft_prst1_s cn56xxp1;
 
2224
        struct cvmx_ciu_soft_prst1_s cn63xx;
 
2225
        struct cvmx_ciu_soft_prst1_s cn63xxp1;
1551
2226
};
1552
2227
 
1553
2228
union cvmx_ciu_soft_rst {
1567
2242
        struct cvmx_ciu_soft_rst_s cn56xxp1;
1568
2243
        struct cvmx_ciu_soft_rst_s cn58xx;
1569
2244
        struct cvmx_ciu_soft_rst_s cn58xxp1;
 
2245
        struct cvmx_ciu_soft_rst_s cn63xx;
 
2246
        struct cvmx_ciu_soft_rst_s cn63xxp1;
1570
2247
};
1571
2248
 
1572
2249
union cvmx_ciu_timx {
1587
2264
        struct cvmx_ciu_timx_s cn56xxp1;
1588
2265
        struct cvmx_ciu_timx_s cn58xx;
1589
2266
        struct cvmx_ciu_timx_s cn58xxp1;
 
2267
        struct cvmx_ciu_timx_s cn63xx;
 
2268
        struct cvmx_ciu_timx_s cn63xxp1;
1590
2269
};
1591
2270
 
1592
2271
union cvmx_ciu_wdogx {
1611
2290
        struct cvmx_ciu_wdogx_s cn56xxp1;
1612
2291
        struct cvmx_ciu_wdogx_s cn58xx;
1613
2292
        struct cvmx_ciu_wdogx_s cn58xxp1;
 
2293
        struct cvmx_ciu_wdogx_s cn63xx;
 
2294
        struct cvmx_ciu_wdogx_s cn63xxp1;
1614
2295
};
1615
2296
 
1616
2297
#endif