← Back to branch summary

~mmach/netext73/mesa-ryzen

« back to all changes in this revision

Viewing changes to include/drm-uapi/amdgpu_drm.h

  • Committer: mmach
  • Date: 2023-11-02 21:31:35 UTC
  • Revision ID: netbit73@gmail.com-20231102213135-18d4tzh7tj0uz752
2023-11-02 22:11:57

Show diffs side-by-side

added added

removed removed

Lines of Context:
include/drm-uapi/amdgpu_drm.h
245
245
/* indicate some errors are detected by RAS */
246
246
#define AMDGPU_CTX_QUERY2_FLAGS_RAS_CE   (1<<3)
247
247
#define AMDGPU_CTX_QUERY2_FLAGS_RAS_UE   (1<<4)
 
248
/* indicate that the reset hasn't completed yet */
 
249
#define AMDGPU_CTX_QUERY2_FLAGS_RESET_IN_PROGRESS (1<<5)
248
250
 
249
251
/* Context priority level */
250
252
#define AMDGPU_CTX_PRIORITY_UNSET       -2048
592
594
#define AMDGPU_CHUNK_ID_SCHEDULED_DEPENDENCIES  0x07
593
595
#define AMDGPU_CHUNK_ID_SYNCOBJ_TIMELINE_WAIT    0x08
594
596
#define AMDGPU_CHUNK_ID_SYNCOBJ_TIMELINE_SIGNAL  0x09
 
597
#define AMDGPU_CHUNK_ID_CP_GFX_SHADOW   0x0a
595
598
 
596
599
struct drm_amdgpu_cs_chunk {
597
600
        __u32           chunk_id;
708
711
        };
709
712
};
710
713
 
 
714
#define AMDGPU_CS_CHUNK_CP_GFX_SHADOW_FLAGS_INIT_SHADOW         0x1
 
715
 
 
716
struct drm_amdgpu_cs_chunk_cp_gfx_shadow {
 
717
        __u64 shadow_va;
 
718
        __u64 csa_va;
 
719
        __u64 gds_va;
 
720
        __u64 flags;
 
721
};
 
722
 
711
723
/*
712
724
 *  Query h/w info: Flag that this is integrated (a.h.a. fusion) GPU
713
725
 *
1126
1138
        __u64 mall_size;            /* AKA infinity cache */
1127
1139
        /* high 32 bits of the rb pipes mask */
1128
1140
        __u32 enabled_rb_pipes_mask_hi;
 
1141
        /* shadow area size for gfx11 */
 
1142
        __u32 shadow_size;
 
1143
        /* shadow area base virtual alignment for gfx11 */
 
1144
        __u32 shadow_alignment;
 
1145
        /* context save area size for gfx11 */
 
1146
        __u32 csa_size;
 
1147
        /* context save area base virtual alignment for gfx11 */
 
1148
        __u32 csa_alignment;
1129
1149
};
1130
1150
 
1131
1151
struct drm_amdgpu_info_hw_ip {