← Back to branch summary

~ubuntu-branches/debian/wheezy/linux-2.6/wheezy

« back to all changes in this revision

Viewing changes to arch/arm/mach-spear3xx/include/mach/misc_regs.h

  • Committer: Bazaar Package Importer
  • Author(s): Ben Hutchings, Ben Hutchings, Aurelien Jarno
  • Date: 2011-06-07 12:14:05 UTC
  • mfrom: (43.1.9 sid)
  • Revision ID: james.westby@ubuntu.com-20110607121405-i3h1rd7nrnd2b73h
Tags: 2.6.39-2
http://bugs.debian.org/627492
http://bugs.debian.org/596626
http://bugs.debian.org/628932
http://bugs.debian.org/628191
http://bugs.debian.org/627837
http://bugs.debian.org/622997
http://bugs.debian.org/622745
http://bugs.debian.org/619827
http://bugs.debian.org/629401
[ Ben Hutchings ]
* [x86] Enable BACKLIGHT_APPLE, replacing BACKLIGHT_MBP_NVIDIA
  (Closes: #627492)
* cgroups: Disable memory resource controller by default. Allow it
  to be enabled using kernel parameter 'cgroup_enable=memory'.
* rt2800usb: Enable support for more USB devices including
  Linksys WUSB600N (Closes: #596626) (this change was accidentally
  omitted from 2.6.39-1)
* [x86] Remove Celeron from list of processors supporting PAE. Most
  'Celeron M' models do not.
* Update debconf template translations:
  - Swedish (Martin Bagge) (Closes: #628932)
  - French (David Prévot) (Closes: #628191)
* aufs: Update for 2.6.39 (Closes: #627837)
* Add stable 2.6.39.1, including:
  - ext4: dont set PageUptodate in ext4_end_bio()
  - pata_cmd64x: fix boot crash on parisc (Closes: #622997, #622745)
  - ext3: Fix fs corruption when make_indexed_dir() fails
  - netfilter: nf_ct_sip: validate Content-Length in TCP SIP messages
  - sctp: fix race between sctp_bind_addr_free() and
    sctp_bind_addr_conflict()
  - sctp: fix memory leak of the ASCONF queue when free asoc
  - md/bitmap: fix saving of events_cleared and other state
  - cdc_acm: Fix oops when Droids MuIn LCD is connected
  - cx88: Fix conversion from BKL to fine-grained locks (Closes: #619827)
  - keys: Set cred->user_ns in key_replace_session_keyring (CVE-2011-2184)
  - tmpfs: fix race between truncate and writepage
  - nfs41: Correct offset for LAYOUTCOMMIT
  - xen/mmu: fix a race window causing leave_mm BUG()
  - ext4: fix possible use-after-free in ext4_remove_li_request()
  For the complete list of changes, see:
   http://www.kernel.org/pub/linux/kernel/v2.6/ChangeLog-2.6.39.1
* Bump ABI to 2
* netfilter: Enable IP_SET, IP_SET_BITMAP_IP, IP_SET_BITMAP_IPMAC,
  IP_SET_BITMAP_PORT, IP_SET_HASH_IP, IP_SET_HASH_IPPORT,
  IP_SET_HASH_IPPORTIP, IP_SET_HASH_IPPORTNET, IP_SET_HASH_NET,
  IP_SET_HASH_NETPORT, IP_SET_LIST_SET, NETFILTER_XT_SET as modules
  (Closes: #629401)

[ Aurelien Jarno ]
* [mipsel/loongson-2f] Disable_SCSI_LPFC to workaround GCC ICE.

Show diffs side-by-side

added added

removed removed

Lines of Context:
arch/arm/mach-spear3xx/include/mach/misc_regs.h
14
14
#ifndef __MACH_MISC_REGS_H
15
15
#define __MACH_MISC_REGS_H
16
16
 
17
 
#include <mach/spear.h>
18
 
 
19
 
#define MISC_BASE               VA_SPEAR3XX_ICM3_MISC_REG_BASE
20
 
 
21
 
#define SOC_CFG_CTR             ((unsigned int *)(MISC_BASE + 0x000))
22
 
#define DIAG_CFG_CTR            ((unsigned int *)(MISC_BASE + 0x004))
23
 
#define PLL1_CTR                ((unsigned int *)(MISC_BASE + 0x008))
24
 
#define PLL1_FRQ                ((unsigned int *)(MISC_BASE + 0x00C))
25
 
#define PLL1_MOD                ((unsigned int *)(MISC_BASE + 0x010))
26
 
#define PLL2_CTR                ((unsigned int *)(MISC_BASE + 0x014))
 
17
#include <mach/hardware.h>
 
18
 
 
19
#define MISC_BASE               IOMEM(VA_SPEAR3XX_ICM3_MISC_REG_BASE)
 
20
 
 
21
#define SOC_CFG_CTR             (MISC_BASE + 0x000)
 
22
#define DIAG_CFG_CTR            (MISC_BASE + 0x004)
 
23
#define PLL1_CTR                (MISC_BASE + 0x008)
 
24
#define PLL1_FRQ                (MISC_BASE + 0x00C)
 
25
#define PLL1_MOD                (MISC_BASE + 0x010)
 
26
#define PLL2_CTR                (MISC_BASE + 0x014)
27
27
/* PLL_CTR register masks */
28
28
#define PLL_ENABLE              2
29
29
#define PLL_MODE_SHIFT          4
33
33
#define PLL_MODE_DITH_DSB       2
34
34
#define PLL_MODE_DITH_SSB       3
35
35
 
36
 
#define PLL2_FRQ                ((unsigned int *)(MISC_BASE + 0x018))
 
36
#define PLL2_FRQ                (MISC_BASE + 0x018)
37
37
/* PLL FRQ register masks */
38
38
#define PLL_DIV_N_SHIFT         0
39
39
#define PLL_DIV_N_MASK          0xFF
44
44
#define PLL_DITH_FDBK_M_SHIFT   16
45
45
#define PLL_DITH_FDBK_M_MASK    0xFFFF
46
46
 
47
 
#define PLL2_MOD                ((unsigned int *)(MISC_BASE + 0x01C))
48
 
#define PLL_CLK_CFG             ((unsigned int *)(MISC_BASE + 0x020))
49
 
#define CORE_CLK_CFG            ((unsigned int *)(MISC_BASE + 0x024))
 
47
#define PLL2_MOD                (MISC_BASE + 0x01C)
 
48
#define PLL_CLK_CFG             (MISC_BASE + 0x020)
 
49
#define CORE_CLK_CFG            (MISC_BASE + 0x024)
50
50
/* CORE CLK CFG register masks */
51
51
#define PLL_HCLK_RATIO_SHIFT    10
52
52
#define PLL_HCLK_RATIO_MASK     0x3
53
53
#define HCLK_PCLK_RATIO_SHIFT   8
54
54
#define HCLK_PCLK_RATIO_MASK    0x3
55
55
 
56
 
#define PERIP_CLK_CFG           ((unsigned int *)(MISC_BASE + 0x028))
 
56
#define PERIP_CLK_CFG           (MISC_BASE + 0x028)
57
57
/* PERIP_CLK_CFG register masks */
58
58
#define UART_CLK_SHIFT          4
59
59
#define UART_CLK_MASK           0x1
63
63
#define GPT1_CLK_SHIFT          11
64
64
#define GPT2_CLK_SHIFT          12
65
65
#define GPT_CLK_MASK            0x1
66
 
#define AUX_CLK_PLL3_MASK       0
67
 
#define AUX_CLK_PLL1_MASK       1
 
66
#define AUX_CLK_PLL3_VAL        0
 
67
#define AUX_CLK_PLL1_VAL        1
68
68
 
69
 
#define PERIP1_CLK_ENB          ((unsigned int *)(MISC_BASE + 0x02C))
 
69
#define PERIP1_CLK_ENB          (MISC_BASE + 0x02C)
70
70
/* PERIP1_CLK_ENB register masks */
71
71
#define UART_CLK_ENB            3
72
72
#define SSP_CLK_ENB             5
85
85
#define USBH_CLK_ENB            25
86
86
#define C3_CLK_ENB              31
87
87
 
88
 
#define SOC_CORE_ID             ((unsigned int *)(MISC_BASE + 0x030))
89
 
#define RAS_CLK_ENB             ((unsigned int *)(MISC_BASE + 0x034))
90
 
#define PERIP1_SOF_RST          ((unsigned int *)(MISC_BASE + 0x038))
 
88
#define SOC_CORE_ID             (MISC_BASE + 0x030)
 
89
#define RAS_CLK_ENB             (MISC_BASE + 0x034)
 
90
#define PERIP1_SOF_RST          (MISC_BASE + 0x038)
91
91
/* PERIP1_SOF_RST register masks */
92
92
#define JPEG_SOF_RST            8
93
93
 
94
 
#define SOC_USER_ID             ((unsigned int *)(MISC_BASE + 0x03C))
95
 
#define RAS_SOF_RST             ((unsigned int *)(MISC_BASE + 0x040))
96
 
#define PRSC1_CLK_CFG           ((unsigned int *)(MISC_BASE + 0x044))
97
 
#define PRSC2_CLK_CFG           ((unsigned int *)(MISC_BASE + 0x048))
98
 
#define PRSC3_CLK_CFG           ((unsigned int *)(MISC_BASE + 0x04C))
 
94
#define SOC_USER_ID             (MISC_BASE + 0x03C)
 
95
#define RAS_SOF_RST             (MISC_BASE + 0x040)
 
96
#define PRSC1_CLK_CFG           (MISC_BASE + 0x044)
 
97
#define PRSC2_CLK_CFG           (MISC_BASE + 0x048)
 
98
#define PRSC3_CLK_CFG           (MISC_BASE + 0x04C)
99
99
/* gpt synthesizer register masks */
100
100
#define GPT_MSCALE_SHIFT        0
101
101
#define GPT_MSCALE_MASK         0xFFF
102
102
#define GPT_NSCALE_SHIFT        12
103
103
#define GPT_NSCALE_MASK         0xF
104
104
 
105
 
#define AMEM_CLK_CFG            ((unsigned int *)(MISC_BASE + 0x050))
106
 
#define EXPI_CLK_CFG            ((unsigned int *)(MISC_BASE + 0x054))
107
 
#define CLCD_CLK_SYNT           ((unsigned int *)(MISC_BASE + 0x05C))
108
 
#define FIRDA_CLK_SYNT          ((unsigned int *)(MISC_BASE + 0x060))
109
 
#define UART_CLK_SYNT           ((unsigned int *)(MISC_BASE + 0x064))
110
 
#define GMAC_CLK_SYNT           ((unsigned int *)(MISC_BASE + 0x068))
111
 
#define RAS1_CLK_SYNT           ((unsigned int *)(MISC_BASE + 0x06C))
112
 
#define RAS2_CLK_SYNT           ((unsigned int *)(MISC_BASE + 0x070))
113
 
#define RAS3_CLK_SYNT           ((unsigned int *)(MISC_BASE + 0x074))
114
 
#define RAS4_CLK_SYNT           ((unsigned int *)(MISC_BASE + 0x078))
 
105
#define AMEM_CLK_CFG            (MISC_BASE + 0x050)
 
106
#define EXPI_CLK_CFG            (MISC_BASE + 0x054)
 
107
#define CLCD_CLK_SYNT           (MISC_BASE + 0x05C)
 
108
#define FIRDA_CLK_SYNT          (MISC_BASE + 0x060)
 
109
#define UART_CLK_SYNT           (MISC_BASE + 0x064)
 
110
#define GMAC_CLK_SYNT           (MISC_BASE + 0x068)
 
111
#define RAS1_CLK_SYNT           (MISC_BASE + 0x06C)
 
112
#define RAS2_CLK_SYNT           (MISC_BASE + 0x070)
 
113
#define RAS3_CLK_SYNT           (MISC_BASE + 0x074)
 
114
#define RAS4_CLK_SYNT           (MISC_BASE + 0x078)
115
115
/* aux clk synthesiser register masks for irda to ras4 */
 
116
#define AUX_SYNT_ENB            31
116
117
#define AUX_EQ_SEL_SHIFT        30
117
118
#define AUX_EQ_SEL_MASK         1
118
119
#define AUX_EQ1_SEL             0
122
123
#define AUX_YSCALE_SHIFT        0
123
124
#define AUX_YSCALE_MASK         0xFFF
124
125
 
125
 
#define ICM1_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x07C))
126
 
#define ICM2_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x080))
127
 
#define ICM3_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x084))
128
 
#define ICM4_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x088))
129
 
#define ICM5_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x08C))
130
 
#define ICM6_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x090))
131
 
#define ICM7_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x094))
132
 
#define ICM8_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x098))
133
 
#define ICM9_ARB_CFG            ((unsigned int *)(MISC_BASE + 0x09C))
134
 
#define DMA_CHN_CFG             ((unsigned int *)(MISC_BASE + 0x0A0))
135
 
#define USB2_PHY_CFG            ((unsigned int *)(MISC_BASE + 0x0A4))
136
 
#define GMAC_CFG_CTR            ((unsigned int *)(MISC_BASE + 0x0A8))
137
 
#define EXPI_CFG_CTR            ((unsigned int *)(MISC_BASE + 0x0AC))
138
 
#define PRC1_LOCK_CTR           ((unsigned int *)(MISC_BASE + 0x0C0))
139
 
#define PRC2_LOCK_CTR           ((unsigned int *)(MISC_BASE + 0x0C4))
140
 
#define PRC3_LOCK_CTR           ((unsigned int *)(MISC_BASE + 0x0C8))
141
 
#define PRC4_LOCK_CTR           ((unsigned int *)(MISC_BASE + 0x0CC))
142
 
#define PRC1_IRQ_CTR            ((unsigned int *)(MISC_BASE + 0x0D0))
143
 
#define PRC2_IRQ_CTR            ((unsigned int *)(MISC_BASE + 0x0D4))
144
 
#define PRC3_IRQ_CTR            ((unsigned int *)(MISC_BASE + 0x0D8))
145
 
#define PRC4_IRQ_CTR            ((unsigned int *)(MISC_BASE + 0x0DC))
146
 
#define PWRDOWN_CFG_CTR         ((unsigned int *)(MISC_BASE + 0x0E0))
147
 
#define COMPSSTL_1V8_CFG        ((unsigned int *)(MISC_BASE + 0x0E4))
148
 
#define COMPSSTL_2V5_CFG        ((unsigned int *)(MISC_BASE + 0x0E8))
149
 
#define COMPCOR_3V3_CFG         ((unsigned int *)(MISC_BASE + 0x0EC))
150
 
#define SSTLPAD_CFG_CTR         ((unsigned int *)(MISC_BASE + 0x0F0))
151
 
#define BIST1_CFG_CTR           ((unsigned int *)(MISC_BASE + 0x0F4))
152
 
#define BIST2_CFG_CTR           ((unsigned int *)(MISC_BASE + 0x0F8))
153
 
#define BIST3_CFG_CTR           ((unsigned int *)(MISC_BASE + 0x0FC))
154
 
#define BIST4_CFG_CTR           ((unsigned int *)(MISC_BASE + 0x100))
155
 
#define BIST5_CFG_CTR           ((unsigned int *)(MISC_BASE + 0x104))
156
 
#define BIST1_STS_RES           ((unsigned int *)(MISC_BASE + 0x108))
157
 
#define BIST2_STS_RES           ((unsigned int *)(MISC_BASE + 0x10C))
158
 
#define BIST3_STS_RES           ((unsigned int *)(MISC_BASE + 0x110))
159
 
#define BIST4_STS_RES           ((unsigned int *)(MISC_BASE + 0x114))
160
 
#define BIST5_STS_RES           ((unsigned int *)(MISC_BASE + 0x118))
161
 
#define SYSERR_CFG_CTR          ((unsigned int *)(MISC_BASE + 0x11C))
 
126
#define ICM1_ARB_CFG            (MISC_BASE + 0x07C)
 
127
#define ICM2_ARB_CFG            (MISC_BASE + 0x080)
 
128
#define ICM3_ARB_CFG            (MISC_BASE + 0x084)
 
129
#define ICM4_ARB_CFG            (MISC_BASE + 0x088)
 
130
#define ICM5_ARB_CFG            (MISC_BASE + 0x08C)
 
131
#define ICM6_ARB_CFG            (MISC_BASE + 0x090)
 
132
#define ICM7_ARB_CFG            (MISC_BASE + 0x094)
 
133
#define ICM8_ARB_CFG            (MISC_BASE + 0x098)
 
134
#define ICM9_ARB_CFG            (MISC_BASE + 0x09C)
 
135
#define DMA_CHN_CFG             (MISC_BASE + 0x0A0)
 
136
#define USB2_PHY_CFG            (MISC_BASE + 0x0A4)
 
137
#define GMAC_CFG_CTR            (MISC_BASE + 0x0A8)
 
138
#define EXPI_CFG_CTR            (MISC_BASE + 0x0AC)
 
139
#define PRC1_LOCK_CTR           (MISC_BASE + 0x0C0)
 
140
#define PRC2_LOCK_CTR           (MISC_BASE + 0x0C4)
 
141
#define PRC3_LOCK_CTR           (MISC_BASE + 0x0C8)
 
142
#define PRC4_LOCK_CTR           (MISC_BASE + 0x0CC)
 
143
#define PRC1_IRQ_CTR            (MISC_BASE + 0x0D0)
 
144
#define PRC2_IRQ_CTR            (MISC_BASE + 0x0D4)
 
145
#define PRC3_IRQ_CTR            (MISC_BASE + 0x0D8)
 
146
#define PRC4_IRQ_CTR            (MISC_BASE + 0x0DC)
 
147
#define PWRDOWN_CFG_CTR         (MISC_BASE + 0x0E0)
 
148
#define COMPSSTL_1V8_CFG        (MISC_BASE + 0x0E4)
 
149
#define COMPSSTL_2V5_CFG        (MISC_BASE + 0x0E8)
 
150
#define COMPCOR_3V3_CFG         (MISC_BASE + 0x0EC)
 
151
#define SSTLPAD_CFG_CTR         (MISC_BASE + 0x0F0)
 
152
#define BIST1_CFG_CTR           (MISC_BASE + 0x0F4)
 
153
#define BIST2_CFG_CTR           (MISC_BASE + 0x0F8)
 
154
#define BIST3_CFG_CTR           (MISC_BASE + 0x0FC)
 
155
#define BIST4_CFG_CTR           (MISC_BASE + 0x100)
 
156
#define BIST5_CFG_CTR           (MISC_BASE + 0x104)
 
157
#define BIST1_STS_RES           (MISC_BASE + 0x108)
 
158
#define BIST2_STS_RES           (MISC_BASE + 0x10C)
 
159
#define BIST3_STS_RES           (MISC_BASE + 0x110)
 
160
#define BIST4_STS_RES           (MISC_BASE + 0x114)
 
161
#define BIST5_STS_RES           (MISC_BASE + 0x118)
 
162
#define SYSERR_CFG_CTR          (MISC_BASE + 0x11C)
162
163
 
163
164
#endif /* __MACH_MISC_REGS_H */