~ubuntu-branches/debian/wheezy/linux-2.6/wheezy

« back to all changes in this revision

Viewing changes to arch/m68k/include/asm/m5407sim.h

  • Committer: Bazaar Package Importer
  • Author(s): Ben Hutchings, Ben Hutchings, Aurelien Jarno
  • Date: 2011-06-07 12:14:05 UTC
  • mfrom: (43.1.9 sid)
  • Revision ID: james.westby@ubuntu.com-20110607121405-i3h1rd7nrnd2b73h
Tags: 2.6.39-2
[ Ben Hutchings ]
* [x86] Enable BACKLIGHT_APPLE, replacing BACKLIGHT_MBP_NVIDIA
  (Closes: #627492)
* cgroups: Disable memory resource controller by default. Allow it
  to be enabled using kernel parameter 'cgroup_enable=memory'.
* rt2800usb: Enable support for more USB devices including
  Linksys WUSB600N (Closes: #596626) (this change was accidentally
  omitted from 2.6.39-1)
* [x86] Remove Celeron from list of processors supporting PAE. Most
  'Celeron M' models do not.
* Update debconf template translations:
  - Swedish (Martin Bagge) (Closes: #628932)
  - French (David Prévot) (Closes: #628191)
* aufs: Update for 2.6.39 (Closes: #627837)
* Add stable 2.6.39.1, including:
  - ext4: dont set PageUptodate in ext4_end_bio()
  - pata_cmd64x: fix boot crash on parisc (Closes: #622997, #622745)
  - ext3: Fix fs corruption when make_indexed_dir() fails
  - netfilter: nf_ct_sip: validate Content-Length in TCP SIP messages
  - sctp: fix race between sctp_bind_addr_free() and
    sctp_bind_addr_conflict()
  - sctp: fix memory leak of the ASCONF queue when free asoc
  - md/bitmap: fix saving of events_cleared and other state
  - cdc_acm: Fix oops when Droids MuIn LCD is connected
  - cx88: Fix conversion from BKL to fine-grained locks (Closes: #619827)
  - keys: Set cred->user_ns in key_replace_session_keyring (CVE-2011-2184)
  - tmpfs: fix race between truncate and writepage
  - nfs41: Correct offset for LAYOUTCOMMIT
  - xen/mmu: fix a race window causing leave_mm BUG()
  - ext4: fix possible use-after-free in ext4_remove_li_request()
  For the complete list of changes, see:
   http://www.kernel.org/pub/linux/kernel/v2.6/ChangeLog-2.6.39.1
* Bump ABI to 2
* netfilter: Enable IP_SET, IP_SET_BITMAP_IP, IP_SET_BITMAP_IPMAC,
  IP_SET_BITMAP_PORT, IP_SET_HASH_IP, IP_SET_HASH_IPPORT,
  IP_SET_HASH_IPPORTIP, IP_SET_HASH_IPPORTNET, IP_SET_HASH_NET,
  IP_SET_HASH_NETPORT, IP_SET_LIST_SET, NETFILTER_XT_SET as modules
  (Closes: #629401)

[ Aurelien Jarno ]
* [mipsel/loongson-2f] Disable_SCSI_LPFC to workaround GCC ICE.

Show diffs side-by-side

added added

removed removed

Lines of Context:
16
16
 
17
17
#define CPU_NAME                "COLDFIRE(m5407)"
18
18
#define CPU_INSTR_PER_JIFFY     3
 
19
#define MCF_BUSCLK              (MCF_CLK / 2)
19
20
 
20
21
#include <asm/m54xxacr.h>
21
22
 
28
29
#define MCFSIM_SWSR             0x03            /* SW Watchdog service (r/w) */
29
30
#define MCFSIM_PAR              0x04            /* Pin Assignment reg (r/w) */
30
31
#define MCFSIM_IRQPAR           0x06            /* Interrupt Assignment reg (r/w) */
31
 
#define MCFSIM_PLLCR            0x08            /* PLL Controll Reg*/
 
32
#define MCFSIM_PLLCR            0x08            /* PLL Control Reg*/
32
33
#define MCFSIM_MPARK            0x0C            /* BUS Master Control Reg*/
33
34
#define MCFSIM_IPR              0x40            /* Interrupt Pend reg (r/w) */
34
35
#define MCFSIM_IMR              0x44            /* Interrupt Mask reg (r/w) */
72
73
#define MCFSIM_CSMR7            0xd8            /* CS 7 Mask reg (r/w) */
73
74
#define MCFSIM_CSCR7            0xde            /* CS 7 Control reg (r/w) */
74
75
 
75
 
#define MCFSIM_DCR              0x100           /* DRAM Control reg (r/w) */
76
 
#define MCFSIM_DACR0            0x108           /* DRAM 0 Addr and Ctrl (r/w) */
77
 
#define MCFSIM_DMR0             0x10c           /* DRAM 0 Mask reg (r/w) */
78
 
#define MCFSIM_DACR1            0x110           /* DRAM 1 Addr and Ctrl (r/w) */
79
 
#define MCFSIM_DMR1             0x114           /* DRAM 1 Mask reg (r/w) */
 
76
#define MCFSIM_DCR              (MCF_MBAR + 0x100)      /* DRAM Control */
 
77
#define MCFSIM_DACR0            (MCF_MBAR + 0x108)      /* DRAM 0 Addr/Ctrl */
 
78
#define MCFSIM_DMR0             (MCF_MBAR + 0x10c)      /* DRAM 0 Mask */
 
79
#define MCFSIM_DACR1            (MCF_MBAR + 0x110)      /* DRAM 1 Addr/Ctrl */
 
80
#define MCFSIM_DMR1             (MCF_MBAR + 0x114)      /* DRAM 1 Mask */
 
81
 
 
82
/*
 
83
 *      Timer module.
 
84
 */
 
85
#define MCFTIMER_BASE1          (MCF_MBAR + 0x140)      /* Base of TIMER1 */
 
86
#define MCFTIMER_BASE2          (MCF_MBAR + 0x180)      /* Base of TIMER2 */
80
87
 
81
88
#define MCFUART_BASE1           0x1c0           /* Base address of UART1 */
82
89
#define MCFUART_BASE2           0x200           /* Base address of UART2 */
85
92
#define MCFSIM_PADAT            (MCF_MBAR + 0x248)
86
93
 
87
94
/*
 
95
 *      DMA unit base addresses.
 
96
 */
 
97
#define MCFDMA_BASE0            (MCF_MBAR + 0x300)      /* Base address DMA 0 */
 
98
#define MCFDMA_BASE1            (MCF_MBAR + 0x340)      /* Base address DMA 1 */
 
99
#define MCFDMA_BASE2            (MCF_MBAR + 0x380)      /* Base address DMA 2 */
 
100
#define MCFDMA_BASE3            (MCF_MBAR + 0x3C0)      /* Base address DMA 3 */
 
101
 
 
102
/*
88
103
 * Generic GPIO support
89
104
 */
90
105
#define MCFGPIO_PIN_MAX                 16