← Back to branch summary

~ubuntu-branches/debian/wheezy/linux-2.6/wheezy

« back to all changes in this revision

Viewing changes to drivers/staging/brcm80211/include/sbsocram.h

  • Committer: Bazaar Package Importer
  • Author(s): Ben Hutchings, Ben Hutchings, Aurelien Jarno
  • Date: 2011-06-07 12:14:05 UTC
  • mfrom: (43.1.9 sid)
  • Revision ID: james.westby@ubuntu.com-20110607121405-i3h1rd7nrnd2b73h
Tags: 2.6.39-2
http://bugs.debian.org/627492
http://bugs.debian.org/596626
http://bugs.debian.org/628932
http://bugs.debian.org/628191
http://bugs.debian.org/627837
http://bugs.debian.org/622997
http://bugs.debian.org/622745
http://bugs.debian.org/619827
http://bugs.debian.org/629401
[ Ben Hutchings ]
* [x86] Enable BACKLIGHT_APPLE, replacing BACKLIGHT_MBP_NVIDIA
  (Closes: #627492)
* cgroups: Disable memory resource controller by default. Allow it
  to be enabled using kernel parameter 'cgroup_enable=memory'.
* rt2800usb: Enable support for more USB devices including
  Linksys WUSB600N (Closes: #596626) (this change was accidentally
  omitted from 2.6.39-1)
* [x86] Remove Celeron from list of processors supporting PAE. Most
  'Celeron M' models do not.
* Update debconf template translations:
  - Swedish (Martin Bagge) (Closes: #628932)
  - French (David Prévot) (Closes: #628191)
* aufs: Update for 2.6.39 (Closes: #627837)
* Add stable 2.6.39.1, including:
  - ext4: dont set PageUptodate in ext4_end_bio()
  - pata_cmd64x: fix boot crash on parisc (Closes: #622997, #622745)
  - ext3: Fix fs corruption when make_indexed_dir() fails
  - netfilter: nf_ct_sip: validate Content-Length in TCP SIP messages
  - sctp: fix race between sctp_bind_addr_free() and
    sctp_bind_addr_conflict()
  - sctp: fix memory leak of the ASCONF queue when free asoc
  - md/bitmap: fix saving of events_cleared and other state
  - cdc_acm: Fix oops when Droids MuIn LCD is connected
  - cx88: Fix conversion from BKL to fine-grained locks (Closes: #619827)
  - keys: Set cred->user_ns in key_replace_session_keyring (CVE-2011-2184)
  - tmpfs: fix race between truncate and writepage
  - nfs41: Correct offset for LAYOUTCOMMIT
  - xen/mmu: fix a race window causing leave_mm BUG()
  - ext4: fix possible use-after-free in ext4_remove_li_request()
  For the complete list of changes, see:
   http://www.kernel.org/pub/linux/kernel/v2.6/ChangeLog-2.6.39.1
* Bump ABI to 2
* netfilter: Enable IP_SET, IP_SET_BITMAP_IP, IP_SET_BITMAP_IPMAC,
  IP_SET_BITMAP_PORT, IP_SET_HASH_IP, IP_SET_HASH_IPPORT,
  IP_SET_HASH_IPPORTIP, IP_SET_HASH_IPPORTNET, IP_SET_HASH_NET,
  IP_SET_HASH_NETPORT, IP_SET_LIST_SET, NETFILTER_XT_SET as modules
  (Closes: #629401)

[ Aurelien Jarno ]
* [mipsel/loongson-2f] Disable_SCSI_LPFC to workaround GCC ICE.

Show diffs side-by-side

added added

removed removed

Lines of Context:
drivers/staging/brcm80211/include/sbsocram.h
1
 
/*
2
 
 * Copyright (c) 2010 Broadcom Corporation
3
 
 *
4
 
 * Permission to use, copy, modify, and/or distribute this software for any
5
 
 * purpose with or without fee is hereby granted, provided that the above
6
 
 * copyright notice and this permission notice appear in all copies.
7
 
 *
8
 
 * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
9
 
 * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
10
 
 * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY
11
 
 * SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
12
 
 * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN ACTION
13
 
 * OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF OR IN
14
 
 * CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
15
 
 */
16
 
 
17
 
#ifndef _SBSOCRAM_H
18
 
#define _SBSOCRAM_H
19
 
 
20
 
#ifndef _LANGUAGE_ASSEMBLY
21
 
 
22
 
/* cpp contortions to concatenate w/arg prescan */
23
 
#ifndef PAD
24
 
#define _PADLINE(line)  pad ## line
25
 
#define _XSTR(line)     _PADLINE(line)
26
 
#define PAD             _XSTR(__LINE__)
27
 
#endif                          /* PAD */
28
 
 
29
 
/* Memcsocram core registers */
30
 
typedef volatile struct sbsocramregs {
31
 
        u32 coreinfo;
32
 
        u32 bwalloc;
33
 
        u32 extracoreinfo;
34
 
        u32 biststat;
35
 
        u32 bankidx;
36
 
        u32 standbyctrl;
37
 
 
38
 
        u32 errlogstatus;       /* rev 6 */
39
 
        u32 errlogaddr; /* rev 6 */
40
 
        /* used for patching rev 3 & 5 */
41
 
        u32 cambankidx;
42
 
        u32 cambankstandbyctrl;
43
 
        u32 cambankpatchctrl;
44
 
        u32 cambankpatchtblbaseaddr;
45
 
        u32 cambankcmdreg;
46
 
        u32 cambankdatareg;
47
 
        u32 cambankmaskreg;
48
 
        u32 PAD[1];
49
 
        u32 bankinfo;   /* corev 8 */
50
 
        u32 PAD[15];
51
 
        u32 extmemconfig;
52
 
        u32 extmemparitycsr;
53
 
        u32 extmemparityerrdata;
54
 
        u32 extmemparityerrcnt;
55
 
        u32 extmemwrctrlandsize;
56
 
        u32 PAD[84];
57
 
        u32 workaround;
58
 
        u32 pwrctl;             /* corerev >= 2 */
59
 
} sbsocramregs_t;
60
 
 
61
 
#endif                          /* _LANGUAGE_ASSEMBLY */
62
 
 
63
 
/* Register offsets */
64
 
#define SR_COREINFO             0x00
65
 
#define SR_BWALLOC              0x04
66
 
#define SR_BISTSTAT             0x0c
67
 
#define SR_BANKINDEX            0x10
68
 
#define SR_BANKSTBYCTL          0x14
69
 
#define SR_PWRCTL               0x1e8
70
 
 
71
 
/* Coreinfo register */
72
 
#define SRCI_PT_MASK            0x00070000      /* corerev >= 6; port type[18:16] */
73
 
#define SRCI_PT_SHIFT           16
74
 
/* port types : SRCI_PT_<processorPT>_<backplanePT> */
75
 
#define SRCI_PT_OCP_OCP         0
76
 
#define SRCI_PT_AXI_OCP         1
77
 
#define SRCI_PT_ARM7AHB_OCP     2
78
 
#define SRCI_PT_CM3AHB_OCP      3
79
 
#define SRCI_PT_AXI_AXI         4
80
 
#define SRCI_PT_AHB_AXI         5
81
 
/* corerev >= 3 */
82
 
#define SRCI_LSS_MASK           0x00f00000
83
 
#define SRCI_LSS_SHIFT          20
84
 
#define SRCI_LRS_MASK           0x0f000000
85
 
#define SRCI_LRS_SHIFT          24
86
 
 
87
 
/* In corerev 0, the memory size is 2 to the power of the
88
 
 * base plus 16 plus to the contents of the memsize field plus 1.
89
 
 */
90
 
#define SRCI_MS0_MASK           0xf
91
 
#define SR_MS0_BASE             16
92
 
 
93
 
/*
94
 
 * In corerev 1 the bank size is 2 ^ the bank size field plus 14,
95
 
 * the memory size is number of banks times bank size.
96
 
 * The same applies to rom size.
97
 
 */
98
 
#define SRCI_ROMNB_MASK         0xf000
99
 
#define SRCI_ROMNB_SHIFT        12
100
 
#define SRCI_ROMBSZ_MASK        0xf00
101
 
#define SRCI_ROMBSZ_SHIFT       8
102
 
#define SRCI_SRNB_MASK          0xf0
103
 
#define SRCI_SRNB_SHIFT         4
104
 
#define SRCI_SRBSZ_MASK         0xf
105
 
#define SRCI_SRBSZ_SHIFT        0
106
 
 
107
 
#define SR_BSZ_BASE             14
108
 
 
109
 
/* Standby control register */
110
 
#define SRSC_SBYOVR_MASK        0x80000000
111
 
#define SRSC_SBYOVR_SHIFT       31
112
 
#define SRSC_SBYOVRVAL_MASK     0x60000000
113
 
#define SRSC_SBYOVRVAL_SHIFT    29
114
 
#define SRSC_SBYEN_MASK         0x01000000      /* rev >= 3 */
115
 
#define SRSC_SBYEN_SHIFT        24
116
 
 
117
 
/* Power control register */
118
 
#define SRPC_PMU_STBYDIS_MASK   0x00000010      /* rev >= 3 */
119
 
#define SRPC_PMU_STBYDIS_SHIFT  4
120
 
#define SRPC_STBYOVRVAL_MASK    0x00000008
121
 
#define SRPC_STBYOVRVAL_SHIFT   3
122
 
#define SRPC_STBYOVR_MASK       0x00000007
123
 
#define SRPC_STBYOVR_SHIFT      0
124
 
 
125
 
/* Extra core capability register */
126
 
#define SRECC_NUM_BANKS_MASK   0x000000F0
127
 
#define SRECC_NUM_BANKS_SHIFT  4
128
 
#define SRECC_BANKSIZE_MASK    0x0000000F
129
 
#define SRECC_BANKSIZE_SHIFT   0
130
 
 
131
 
#define SRECC_BANKSIZE(value)    (1 << (value))
132
 
 
133
 
/* CAM bank patch control */
134
 
#define SRCBPC_PATCHENABLE 0x80000000
135
 
 
136
 
#define SRP_ADDRESS   0x0001FFFC
137
 
#define SRP_VALID     0x8000
138
 
 
139
 
/* CAM bank command reg */
140
 
#define SRCMD_WRITE  0x00020000
141
 
#define SRCMD_READ   0x00010000
142
 
#define SRCMD_DONE   0x80000000
143
 
 
144
 
#define SRCMD_DONE_DLY  1000
145
 
 
146
 
/* bankidx and bankinfo reg defines corerev >= 8 */
147
 
#define SOCRAM_BANKINFO_SZMASK          0x3f
148
 
#define SOCRAM_BANKIDX_ROM_MASK         0x100
149
 
 
150
 
#define SOCRAM_BANKIDX_MEMTYPE_SHIFT    8
151
 
/* socram bankinfo memtype */
152
 
#define SOCRAM_MEMTYPE_RAM              0
153
 
#define SOCRAM_MEMTYPE_R0M              1
154
 
#define SOCRAM_MEMTYPE_DEVRAM           2
155
 
 
156
 
#define SOCRAM_BANKINFO_REG             0x40
157
 
#define SOCRAM_BANKIDX_REG              0x10
158
 
#define SOCRAM_BANKINFO_STDBY_MASK      0x400
159
 
#define SOCRAM_BANKINFO_STDBY_TIMER     0x800
160
 
 
161
 
/* bankinfo rev >= 10 */
162
 
#define SOCRAM_BANKINFO_DEVRAMSEL_SHIFT 13
163
 
#define SOCRAM_BANKINFO_DEVRAMSEL_MASK  0x2000
164
 
#define SOCRAM_BANKINFO_DEVRAMPRO_SHIFT 14
165
 
#define SOCRAM_BANKINFO_DEVRAMPRO_MASK  0x4000
166
 
 
167
 
/* extracoreinfo register */
168
 
#define SOCRAM_DEVRAMBANK_MASK          0xF000
169
 
#define SOCRAM_DEVRAMBANK_SHIFT         12
170
 
 
171
 
/* bank info to calculate bank size */
172
 
#define SOCRAM_BANKINFO_SZBASE          8192
173
 
#define SOCRAM_BANKSIZE_SHIFT           13      /* SOCRAM_BANKINFO_SZBASE */
174
 
 
175
 
#endif                          /* _SBSOCRAM_H */