← Back to branch summary

~ubuntu-branches/ubuntu/maverick/u-boot-omap3/maverick

« back to all changes in this revision

Viewing changes to board/sbc8641d/sbc8641d.c

  • Committer: Bazaar Package Importer
  • Author(s): Oliver Grawert
  • Date: 2010-03-22 15:06:23 UTC
  • Revision ID: james.westby@ubuntu.com-20100322150623-i21g8rgiyl5dohag
Tags: upstream-2010.3git20100315
Import upstream version 2010.3git20100315

Show diffs side-by-side

added added

removed removed

Lines of Context:
board/sbc8641d/sbc8641d.c
 
1
/*
 
2
 * Copyright 2007 Wind River Systemes, Inc. <www.windriver.com>
 
3
 * Copyright 2007 Embedded Specialties, Inc.
 
4
 * Joe Hamman joe.hamman@embeddedspecialties.com
 
5
 *
 
6
 * Copyright 2004 Freescale Semiconductor.
 
7
 * Jeff Brown
 
8
 * Srikanth Srinivasan (srikanth.srinivasan@freescale.com)
 
9
 *
 
10
 * (C) Copyright 2002 Scott McNutt <smcnutt@artesyncp.com>
 
11
 *
 
12
 * See file CREDITS for list of people who contributed to this
 
13
 * project.
 
14
 *
 
15
 * This program is free software; you can redistribute it and/or
 
16
 * modify it under the terms of the GNU General Public License as
 
17
 * published by the Free Software Foundation; either version 2 of
 
18
 * the License, or (at your option) any later version.
 
19
 *
 
20
 * This program is distributed in the hope that it will be useful,
 
21
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 
22
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 
23
 * GNU General Public License for more details.
 
24
 *
 
25
 * You should have received a copy of the GNU General Public License
 
26
 * along with this program; if not, write to the Free Software
 
27
 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
 
28
 * MA 02111-1307 USA
 
29
 */
 
30
 
 
31
#include <common.h>
 
32
#include <command.h>
 
33
#include <pci.h>
 
34
#include <asm/processor.h>
 
35
#include <asm/immap_86xx.h>
 
36
#include <asm/fsl_pci.h>
 
37
#include <asm/fsl_ddr_sdram.h>
 
38
#include <libfdt.h>
 
39
#include <fdt_support.h>
 
40
 
 
41
long int fixed_sdram (void);
 
42
 
 
43
int board_early_init_f (void)
 
44
{
 
45
        return 0;
 
46
}
 
47
 
 
48
int checkboard (void)
 
49
{
 
50
        puts ("Board: Wind River SBC8641D\n");
 
51
 
 
52
        return 0;
 
53
}
 
54
 
 
55
phys_size_t initdram (int board_type)
 
56
{
 
57
        long dram_size = 0;
 
58
 
 
59
#if defined(CONFIG_SPD_EEPROM)
 
60
        dram_size = fsl_ddr_sdram();
 
61
#else
 
62
        dram_size = fixed_sdram ();
 
63
#endif
 
64
 
 
65
        puts ("    DDR: ");
 
66
        return dram_size;
 
67
}
 
68
 
 
69
#if defined(CONFIG_SYS_DRAM_TEST)
 
70
int testdram (void)
 
71
{
 
72
        uint *pstart = (uint *) CONFIG_SYS_MEMTEST_START;
 
73
        uint *pend = (uint *) CONFIG_SYS_MEMTEST_END;
 
74
        uint *p;
 
75
 
 
76
        puts ("SDRAM test phase 1:\n");
 
77
        for (p = pstart; p < pend; p++)
 
78
                *p = 0xaaaaaaaa;
 
79
 
 
80
        for (p = pstart; p < pend; p++) {
 
81
                if (*p != 0xaaaaaaaa) {
 
82
                        printf ("SDRAM test fails at: %08x\n", (uint) p);
 
83
                        return 1;
 
84
                }
 
85
        }
 
86
 
 
87
        puts ("SDRAM test phase 2:\n");
 
88
        for (p = pstart; p < pend; p++)
 
89
                *p = 0x55555555;
 
90
 
 
91
        for (p = pstart; p < pend; p++) {
 
92
                if (*p != 0x55555555) {
 
93
                        printf ("SDRAM test fails at: %08x\n", (uint) p);
 
94
                        return 1;
 
95
                }
 
96
        }
 
97
 
 
98
        puts ("SDRAM test passed.\n");
 
99
        return 0;
 
100
}
 
101
#endif
 
102
 
 
103
#if !defined(CONFIG_SPD_EEPROM)
 
104
/*
 
105
 * Fixed sdram init -- doesn't use serial presence detect.
 
106
 */
 
107
long int fixed_sdram (void)
 
108
{
 
109
#if !defined(CONFIG_SYS_RAMBOOT)
 
110
        volatile immap_t *immap = (immap_t *) CONFIG_SYS_IMMR;
 
111
        volatile ccsr_ddr_t *ddr = &immap->im_ddr1;
 
112
 
 
113
        ddr->cs0_bnds = CONFIG_SYS_DDR_CS0_BNDS;
 
114
        ddr->cs1_bnds = CONFIG_SYS_DDR_CS1_BNDS;
 
115
        ddr->cs2_bnds = CONFIG_SYS_DDR_CS2_BNDS;
 
116
        ddr->cs3_bnds = CONFIG_SYS_DDR_CS3_BNDS;
 
117
        ddr->cs0_config = CONFIG_SYS_DDR_CS0_CONFIG;
 
118
        ddr->cs1_config = CONFIG_SYS_DDR_CS1_CONFIG;
 
119
        ddr->cs2_config = CONFIG_SYS_DDR_CS2_CONFIG;
 
120
        ddr->cs3_config = CONFIG_SYS_DDR_CS3_CONFIG;
 
121
        ddr->timing_cfg_3 = CONFIG_SYS_DDR_TIMING_3;
 
122
        ddr->timing_cfg_0 = CONFIG_SYS_DDR_TIMING_0;
 
123
        ddr->timing_cfg_1 = CONFIG_SYS_DDR_TIMING_1;
 
124
        ddr->timing_cfg_2 = CONFIG_SYS_DDR_TIMING_2;
 
125
        ddr->sdram_cfg = CONFIG_SYS_DDR_CFG_1A;
 
126
        ddr->sdram_cfg_2 = CONFIG_SYS_DDR_CFG_2;
 
127
        ddr->sdram_mode = CONFIG_SYS_DDR_MODE_1;
 
128
        ddr->sdram_mode_2 = CONFIG_SYS_DDR_MODE_2;
 
129
        ddr->sdram_mode_cntl = CONFIG_SYS_DDR_MODE_CTL;
 
130
        ddr->sdram_interval = CONFIG_SYS_DDR_INTERVAL;
 
131
        ddr->sdram_data_init = CONFIG_SYS_DDR_DATA_INIT;
 
132
        ddr->sdram_clk_cntl = CONFIG_SYS_DDR_CLK_CTRL;
 
133
 
 
134
        asm ("sync;isync");
 
135
 
 
136
        udelay (500);
 
137
 
 
138
        ddr->sdram_cfg = CONFIG_SYS_DDR_CFG_1B;
 
139
        asm ("sync; isync");
 
140
 
 
141
        udelay (500);
 
142
        ddr = &immap->im_ddr2;
 
143
 
 
144
        ddr->cs0_bnds = CONFIG_SYS_DDR2_CS0_BNDS;
 
145
        ddr->cs1_bnds = CONFIG_SYS_DDR2_CS1_BNDS;
 
146
        ddr->cs2_bnds = CONFIG_SYS_DDR2_CS2_BNDS;
 
147
        ddr->cs3_bnds = CONFIG_SYS_DDR2_CS3_BNDS;
 
148
        ddr->cs0_config = CONFIG_SYS_DDR2_CS0_CONFIG;
 
149
        ddr->cs1_config = CONFIG_SYS_DDR2_CS1_CONFIG;
 
150
        ddr->cs2_config = CONFIG_SYS_DDR2_CS2_CONFIG;
 
151
        ddr->cs3_config = CONFIG_SYS_DDR2_CS3_CONFIG;
 
152
        ddr->timing_cfg_3 = CONFIG_SYS_DDR2_EXT_REFRESH;
 
153
        ddr->timing_cfg_0 = CONFIG_SYS_DDR2_TIMING_0;
 
154
        ddr->timing_cfg_1 = CONFIG_SYS_DDR2_TIMING_1;
 
155
        ddr->timing_cfg_2 = CONFIG_SYS_DDR2_TIMING_2;
 
156
        ddr->sdram_cfg = CONFIG_SYS_DDR2_CFG_1A;
 
157
        ddr->sdram_cfg_2 = CONFIG_SYS_DDR2_CFG_2;
 
158
        ddr->sdram_mode = CONFIG_SYS_DDR2_MODE_1;
 
159
        ddr->sdram_mode_2 = CONFIG_SYS_DDR2_MODE_2;
 
160
        ddr->sdram_mode_cntl = CONFIG_SYS_DDR2_MODE_CTL;
 
161
        ddr->sdram_interval = CONFIG_SYS_DDR2_INTERVAL;
 
162
        ddr->sdram_data_init = CONFIG_SYS_DDR2_DATA_INIT;
 
163
        ddr->sdram_clk_cntl = CONFIG_SYS_DDR2_CLK_CTRL;
 
164
 
 
165
        asm ("sync;isync");
 
166
 
 
167
        udelay (500);
 
168
 
 
169
        ddr->sdram_cfg = CONFIG_SYS_DDR2_CFG_1B;
 
170
        asm ("sync; isync");
 
171
 
 
172
        udelay (500);
 
173
#endif
 
174
        return CONFIG_SYS_SDRAM_SIZE * 1024 * 1024;
 
175
}
 
176
#endif                          /* !defined(CONFIG_SPD_EEPROM) */
 
177
 
 
178
#if defined(CONFIG_PCI)
 
179
/*
 
180
 * Initialize PCI Devices, report devices found.
 
181
 */
 
182
 
 
183
#ifndef CONFIG_PCI_PNP
 
184
static struct pci_config_table pci_fsl86xxads_config_table[] = {
 
185
        {PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
 
186
         PCI_IDSEL_NUMBER, PCI_ANY_ID,
 
187
         pci_cfgfunc_config_device, {PCI_ENET0_IOADDR,
 
188
                                     PCI_ENET0_MEMADDR,
 
189
                                     PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER}},
 
190
        {}
 
191
};
 
192
#endif
 
193
 
 
194
static struct pci_controller pci1_hose = {
 
195
#ifndef CONFIG_PCI_PNP
 
196
        config_table:pci_mpc86xxcts_config_table
 
197
#endif
 
198
};
 
199
#endif /* CONFIG_PCI */
 
200
 
 
201
#ifdef CONFIG_PCI2
 
202
static struct pci_controller pci2_hose;
 
203
#endif  /* CONFIG_PCI2 */
 
204
 
 
205
int first_free_busno = 0;
 
206
 
 
207
void pci_init_board(void)
 
208
{
 
209
        volatile immap_t *immap = (immap_t *) CONFIG_SYS_CCSRBAR;
 
210
        volatile ccsr_gur_t *gur = &immap->im_gur;
 
211
        uint devdisr = gur->devdisr;
 
212
        uint io_sel = (gur->pordevsr & MPC8641_PORDEVSR_IO_SEL)
 
213
                >> MPC8641_PORDEVSR_IO_SEL_SHIFT;
 
214
 
 
215
#ifdef CONFIG_PCI1
 
216
{
 
217
        volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCI1_ADDR;
 
218
        struct pci_controller *hose = &pci1_hose;
 
219
        struct pci_region *r = hose->regions;
 
220
#ifdef DEBUG
 
221
        uint host1_agent = (gur->porbmsr & MPC8641_PORBMSR_HA)
 
222
                >> MPC8641_PORBMSR_HA_SHIFT;
 
223
        uint pex1_agent = (host1_agent == 0) || (host1_agent == 1);
 
224
#endif
 
225
        if ((io_sel == 2 || io_sel == 3 || io_sel == 5
 
226
             || io_sel == 6 || io_sel == 7 || io_sel == 0xF)
 
227
            && !(devdisr & MPC86xx_DEVDISR_PCIEX1)) {
 
228
                debug("PCI-EXPRESS 1: %s \n", pex1_agent ? "Agent" : "Host");
 
229
                debug("0x%08x=0x%08x ", &pci->pme_msg_det, pci->pme_msg_det);
 
230
                if (pci->pme_msg_det) {
 
231
                        pci->pme_msg_det = 0xffffffff;
 
232
                        debug(" with errors.  Clearing.  Now 0x%08x",
 
233
                              pci->pme_msg_det);
 
234
                }
 
235
                debug("\n");
 
236
 
 
237
                /* outbound memory */
 
238
                pci_set_region(r++,
 
239
                               CONFIG_SYS_PCI1_MEM_BUS,
 
240
                               CONFIG_SYS_PCI1_MEM_PHYS,
 
241
                               CONFIG_SYS_PCI1_MEM_SIZE,
 
242
                               PCI_REGION_MEM);
 
243
 
 
244
                /* outbound io */
 
245
                pci_set_region(r++,
 
246
                               CONFIG_SYS_PCI1_IO_BUS,
 
247
                               CONFIG_SYS_PCI1_IO_PHYS,
 
248
                               CONFIG_SYS_PCI1_IO_SIZE,
 
249
                               PCI_REGION_IO);
 
250
 
 
251
                hose->region_count = r - hose->regions;
 
252
 
 
253
                hose->first_busno=first_free_busno;
 
254
 
 
255
                fsl_pci_init(hose, (u32)&pci->cfg_addr, (u32)&pci->cfg_data);
 
256
 
 
257
                first_free_busno=hose->last_busno+1;
 
258
                printf ("    PCI-EXPRESS 1 on bus %02x - %02x\n",
 
259
                        hose->first_busno,hose->last_busno);
 
260
 
 
261
        } else {
 
262
                puts("PCI-EXPRESS 1: Disabled\n");
 
263
        }
 
264
}
 
265
#else
 
266
        puts("PCI-EXPRESS1: Disabled\n");
 
267
#endif /* CONFIG_PCI1 */
 
268
 
 
269
#ifdef CONFIG_PCI2
 
270
{
 
271
        volatile ccsr_fsl_pci_t *pci = (ccsr_fsl_pci_t *) CONFIG_SYS_PCI2_ADDR;
 
272
        struct pci_controller *hose = &pci2_hose;
 
273
        struct pci_region *r = hose->regions;
 
274
 
 
275
        /* outbound memory */
 
276
        pci_set_region(r++,
 
277
                       CONFIG_SYS_PCI2_MEM_BUS,
 
278
                       CONFIG_SYS_PCI2_MEM_PHYS,
 
279
                       CONFIG_SYS_PCI2_MEM_SIZE,
 
280
                       PCI_REGION_MEM);
 
281
 
 
282
        /* outbound io */
 
283
        pci_set_region(r++,
 
284
                       CONFIG_SYS_PCI2_IO_BUS,
 
285
                       CONFIG_SYS_PCI2_IO_PHYS,
 
286
                       CONFIG_SYS_PCI2_IO_SIZE,
 
287
                       PCI_REGION_IO);
 
288
 
 
289
        hose->region_count = r - hose->regions;
 
290
 
 
291
        hose->first_busno=first_free_busno;
 
292
 
 
293
        fsl_pci_init(hose, (u32)&pci->cfg_addr, (u32)&pci->cfg_data);
 
294
 
 
295
        first_free_busno=hose->last_busno+1;
 
296
        printf ("    PCI-EXPRESS 2 on bus %02x - %02x\n",
 
297
                hose->first_busno,hose->last_busno);
 
298
}
 
299
#else
 
300
        puts("PCI-EXPRESS 2: Disabled\n");
 
301
#endif /* CONFIG_PCI2 */
 
302
 
 
303
}
 
304
 
 
305
 
 
306
#if defined(CONFIG_OF_BOARD_SETUP)
 
307
void ft_board_setup (void *blob, bd_t *bd)
 
308
{
 
309
        ft_cpu_setup(blob, bd);
 
310
 
 
311
#ifdef CONFIG_PCI1
 
312
        ft_fsl_pci_setup(blob, "pci0", &pci1_hose);
 
313
#endif
 
314
#ifdef CONFIG_PCI2
 
315
        ft_fsl_pci_setup(blob, "pci1", &pci2_hose);
 
316
#endif
 
317
}
 
318
#endif
 
319
 
 
320
void sbc8641d_reset_board (void)
 
321
{
 
322
        puts ("Resetting board....\n");
 
323
}
 
324
 
 
325
/*
 
326
 * get_board_sys_clk
 
327
 *      Clock is fixed at 1GHz on this board. Used for CONFIG_SYS_CLK_FREQ
 
328
 */
 
329
 
 
330
unsigned long get_board_sys_clk (ulong dummy)
 
331
{
 
332
        int i;
 
333
        ulong val = 0;
 
334
 
 
335
        i = 5;
 
336
        i &= 0x07;
 
337
 
 
338
        switch (i) {
 
339
        case 0:
 
340
                val = 33000000;
 
341
                break;
 
342
        case 1:
 
343
                val = 40000000;
 
344
                break;
 
345
        case 2:
 
346
                val = 50000000;
 
347
                break;
 
348
        case 3:
 
349
                val = 66000000;
 
350
                break;
 
351
        case 4:
 
352
                val = 83000000;
 
353
                break;
 
354
        case 5:
 
355
                val = 100000000;
 
356
                break;
 
357
        case 6:
 
358
                val = 134000000;
 
359
                break;
 
360
        case 7:
 
361
                val = 166000000;
 
362
                break;
 
363
        }
 
364
 
 
365
        return val;
 
366
}
 
367
 
 
368
void board_reset(void)
 
369
{
 
370
#ifdef CONFIG_SYS_RESET_ADDRESS
 
371
        ulong addr = CONFIG_SYS_RESET_ADDRESS;
 
372
 
 
373
        /* flush and disable I/D cache */
 
374
        __asm__ __volatile__ ("mfspr    3, 1008"        ::: "r3");
 
375
        __asm__ __volatile__ ("ori      5, 5, 0xcc00"   ::: "r5");
 
376
        __asm__ __volatile__ ("ori      4, 3, 0xc00"    ::: "r4");
 
377
        __asm__ __volatile__ ("andc     5, 3, 5"        ::: "r5");
 
378
        __asm__ __volatile__ ("sync");
 
379
        __asm__ __volatile__ ("mtspr    1008, 4");
 
380
        __asm__ __volatile__ ("isync");
 
381
        __asm__ __volatile__ ("sync");
 
382
        __asm__ __volatile__ ("mtspr    1008, 5");
 
383
        __asm__ __volatile__ ("isync");
 
384
        __asm__ __volatile__ ("sync");
 
385
 
 
386
        /*
 
387
         * SRR0 has system reset vector, SRR1 has default MSR value
 
388
         * rfi restores MSR from SRR1 and sets the PC to the SRR0 value
 
389
         */
 
390
        __asm__ __volatile__ ("mtspr    26, %0"         :: "r" (addr));
 
391
        __asm__ __volatile__ ("li       4, (1 << 6)"    ::: "r4");
 
392
        __asm__ __volatile__ ("mtspr    27, 4");
 
393
        __asm__ __volatile__ ("rfi");
 
394
#endif
 
395
}
 
396
 
 
397
#ifdef CONFIG_MP
 
398
extern void cpu_mp_lmb_reserve(struct lmb *lmb);
 
399
 
 
400
void board_lmb_reserve(struct lmb *lmb)
 
401
{
 
402
        cpu_mp_lmb_reserve(lmb);
 
403
}
 
404
#endif